JPH01258445A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01258445A JPH01258445A JP8691188A JP8691188A JPH01258445A JP H01258445 A JPH01258445 A JP H01258445A JP 8691188 A JP8691188 A JP 8691188A JP 8691188 A JP8691188 A JP 8691188A JP H01258445 A JPH01258445 A JP H01258445A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring layer
- steps
- insulating film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕 −
半導体基板上の段差を埋める平坦化方法の改良に関し、
簡単且つ容易に実施し得る工程により、配線層等の段差
の上面に絶縁膜が付着しにくくすることが可能な半導体
装置の製造方法の提供を目的とし、半導体基板上に形成
された段差の上面に疏水性膜を形成する工程と、前記段
差の間に埋め込む絶縁膜を塗布する工程とを含むよう構
成する。
の上面に絶縁膜が付着しにくくすることが可能な半導体
装置の製造方法の提供を目的とし、半導体基板上に形成
された段差の上面に疏水性膜を形成する工程と、前記段
差の間に埋め込む絶縁膜を塗布する工程とを含むよう構
成する。
本発明は、半導体装置の製造方法に係り、特に半導体基
板上の段差を埋める平坦化方法の改良に関するものであ
る。
板上の段差を埋める平坦化方法の改良に関するものであ
る。
半導体装置の製造工程においては、半導体基板上に形成
した配線層等の段差を絶縁膜で埋め込んで平坦にする平
坦化処理が通常行われている。
した配線層等の段差を絶縁膜で埋め込んで平坦にする平
坦化処理が通常行われている。
しかしながら、アスペクト比が高い段差を埋める場合に
は、厚めに塗布することになり、段差の上面にも埋め込
み材、料が形成されることになる。
は、厚めに塗布することになり、段差の上面にも埋め込
み材、料が形成されることになる。
この段差の上面に形成された埋め込み材料の影響により
、この部分に形成するコンタクトホールの内部での下部
配線層と上部配線層との接触不良が発生し、これを防止
する処理を行った場合には更に別の障害が発生している
。
、この部分に形成するコンタクトホールの内部での下部
配線層と上部配線層との接触不良が発生し、これを防止
する処理を行った場合には更に別の障害が発生している
。
以上のような状況から平坦化処理を施した場合に発生す
る障害を防止することが可能な半導体装置の製造方法が
要望されている。
る障害を防止することが可能な半導体装置の製造方法が
要望されている。
従来の半導体装置の製造方法を第４図により工程順に説
明する。
明する。
先ず第４図（ａｌに示すように、半導体基板４１上に形
成したＰＳＧ膜等の絶縁膜４２の表面に膜厚１μｍのア
ルミニウム等の配線層を形成し、リソグラフィー技術に
よりパターニングして配線層４３を形成する。
成したＰＳＧ膜等の絶縁膜４２の表面に膜厚１μｍのア
ルミニウム等の配線層を形成し、リソグラフィー技術に
よりパターニングして配線層４３を形成する。
次に第４図（′ｂ）に示すように、この全面にシリコン
酸化膜等の膜厚２．０００〜３，０００人のヒロック防
止膜４４を形成する。
酸化膜等の膜厚２．０００〜３，０００人のヒロック防
止膜４４を形成する。
次いで第４図（Ｃ）に示すように、ヒロック防止膜４４
の表面の全面にＳＯＧ等の埋め込み材料をヒロック防止
膜４４の上面の膜厚が１ 、０００〜２，０００人にな
るように塗布する。この場合には図に示すように、配線
層４３の配置密度の相違によりヒロック防止膜４４の上
に形成されるＳＯＧ膜４５の厚さに差が生じる。
の表面の全面にＳＯＧ等の埋め込み材料をヒロック防止
膜４４の上面の膜厚が１ 、０００〜２，０００人にな
るように塗布する。この場合には図に示すように、配線
層４３の配置密度の相違によりヒロック防止膜４４の上
に形成されるＳＯＧ膜４５の厚さに差が生じる。
このヒロック防止膜４４の上面にＳＯＧ膜４５が形成さ
れていると、第４図（ｄｌに示すようにこの上にＰＳＧ
膜等の層間絶縁膜４６を形成し、コンタクトホールを設
けて上部の配線層４７を形成した場合に、図示のように
ＳＯＧ膜４５の側壁からの脱ガスの影響によって下部の
配線層４３と上部の配線層４７との接触不良が発生する
。
れていると、第４図（ｄｌに示すようにこの上にＰＳＧ
膜等の層間絶縁膜４６を形成し、コンタクトホールを設
けて上部の配線層４７を形成した場合に、図示のように
ＳＯＧ膜４５の側壁からの脱ガスの影響によって下部の
配線層４３と上部の配線層４７との接触不良が発生する
。
そこで、このヒロック防止膜４４の上面のＳＯＧ膜４５
をドライエツチング処理により均一に除去しているが、
配線層４３の配置密度の相違によりヒロック防止膜４４
の上に形成されるＳＯＧ膜４５の厚さに差が生じている
ため、膜厚の厚い部分のＳＯＧ膜４５を完全に除去する
と、膜厚の薄い部分のＳＯＧ膜４５の下のヒロック防止
膜４４がエツチングされて膜厚が減少し、その後の工程
中における熱処理の際にヒロック （突起）が現れるよ
うになる。
をドライエツチング処理により均一に除去しているが、
配線層４３の配置密度の相違によりヒロック防止膜４４
の上に形成されるＳＯＧ膜４５の厚さに差が生じている
ため、膜厚の厚い部分のＳＯＧ膜４５を完全に除去する
と、膜厚の薄い部分のＳＯＧ膜４５の下のヒロック防止
膜４４がエツチングされて膜厚が減少し、その後の工程
中における熱処理の際にヒロック （突起）が現れるよ
うになる。
以上説明の従来の半導体装置の製造方法においては、ヒ
ロック防止膜の上面にＳＯＧ膜が形成されていると、こ
の上にＰＳＧ膜等の眉間絶縁膜を形成し、コンタクトホ
ールを設けて上部の配線層を形成した場合に、ＳＯＧ膜
の側壁からの脱ガスの影響によって下部の配線層と上部
の配線層との接触不良が発生する。
ロック防止膜の上面にＳＯＧ膜が形成されていると、こ
の上にＰＳＧ膜等の眉間絶縁膜を形成し、コンタクトホ
ールを設けて上部の配線層を形成した場合に、ＳＯＧ膜
の側壁からの脱ガスの影響によって下部の配線層と上部
の配線層との接触不良が発生する。
これを防止するためにこのヒロック防止膜の上面のＳＯ
Ｇ膜をドライエツチング処理により均一に除去すると、
配線層の配置密度の相違によりヒロック防止膜の上に形
成されるＳＯＧ膜の厚さに差が生じているため、膜厚の
厚い部分のＳＯＧ膜を完全に除去すると、膜厚の薄い部
分のＳＯＧ膜の下のヒロック防止膜がエツチングされて
膜厚が減少し、その後の工程中における熱処理の際にヒ
ロック（突起）が現れるようになるという問題点があっ
た。
Ｇ膜をドライエツチング処理により均一に除去すると、
配線層の配置密度の相違によりヒロック防止膜の上に形
成されるＳＯＧ膜の厚さに差が生じているため、膜厚の
厚い部分のＳＯＧ膜を完全に除去すると、膜厚の薄い部
分のＳＯＧ膜の下のヒロック防止膜がエツチングされて
膜厚が減少し、その後の工程中における熱処理の際にヒ
ロック（突起）が現れるようになるという問題点があっ
た。
本発明は以上のような状況から簡単且つ容易に実施し得
る工程により、配線層等の段差の上面に絶縁膜が付着し
ないようにすることが可能な半導体装置の製造方法の提
供を目的としたものである。
る工程により、配線層等の段差の上面に絶縁膜が付着し
ないようにすることが可能な半導体装置の製造方法の提
供を目的としたものである。
上記問題点は、半導体基板上に形成された段差の上面に
疏水性膜を形成する工程と、この段差の間に埋め込む絶
縁膜を塗布する工程とを含む本発明による半導体装置の
製造方法によって解決される。
疏水性膜を形成する工程と、この段差の間に埋め込む絶
縁膜を塗布する工程とを含む本発明による半導体装置の
製造方法によって解決される。
即ち本発明においては、半導体基板上の段差を埋め込む
場合に、第１図（ａｌに示すように半導体基板１の表面
の絶縁膜２の表面に形成した配線層３の段差の上面に疏
水性膜５を形成し、その上にこの段差の間に埋め込む絶
縁膜６を塗布するので、第１図（′ｂ）に示すようにこ
の段差の上面には埋め込んだ絶縁膜６が付着しにくいか
ら、この疏水性膜５を除去した後に、この上に設けるコ
ンタクトホール内での上部の配線層と下部の配線層との
接触不良は発生しない。
場合に、第１図（ａｌに示すように半導体基板１の表面
の絶縁膜２の表面に形成した配線層３の段差の上面に疏
水性膜５を形成し、その上にこの段差の間に埋め込む絶
縁膜６を塗布するので、第１図（′ｂ）に示すようにこ
の段差の上面には埋め込んだ絶縁膜６が付着しにくいか
ら、この疏水性膜５を除去した後に、この上に設けるコ
ンタクトホール内での上部の配線層と下部の配線層との
接触不良は発生しない。
又、ヒロック防止膜４の表面には埋め込み絶縁膜６が付
着しにくいから、ドライエツチング処理を行って段差の
上面の埋め込み絶縁膜６を除去する必要がなく、従って
ヒロック防止膜４の膜厚が薄くなってヒロックが現れる
障害を防止することが可能となる。
着しにくいから、ドライエツチング処理を行って段差の
上面の埋め込み絶縁膜６を除去する必要がなく、従って
ヒロック防止膜４の膜厚が薄くなってヒロックが現れる
障害を防止することが可能となる。
以下第２図について本発明の第１の実施例を、第３図に
ついて第２の実施例を工程順に説明する。
ついて第２の実施例を工程順に説明する。
先ず第２図（ａ）に示すように、半導体基板１１上のＰ
ＳＧ膜１２の表面に下部の配線層となる膜厚１．ｃｒｍ
のアルミニウム配線層を全面に形成する。
ＳＧ膜１２の表面に下部の配線層となる膜厚１．ｃｒｍ
のアルミニウム配線層を全面に形成する。
次に、このアルミニウム配線層の表面に、膜厚３．００
０〜５．０００人のシリコン窒化膜を形成し、リソグラ
フィー技術によりパターニングして第２図中）に示すよ
うに、所望の位置に上面にシリコン窒化膜１４を有する
アルミニウム配線層１３を形成する。
０〜５．０００人のシリコン窒化膜を形成し、リソグラ
フィー技術によりパターニングして第２図中）に示すよ
うに、所望の位置に上面にシリコン窒化膜１４を有する
アルミニウム配線層１３を形成する。
次いで、第２図（Ｃ）に示すように全面にヒロック防止
膜として、膜厚２．０００〜３．０００人のシリコン酸
化膜１５を形成する。
膜として、膜厚２．０００〜３．０００人のシリコン酸
化膜１５を形成する。
その後ドライエツチング装置を用いて下記条件の異方性
ドライエツチング処理によりアルミニウム配線層１３の
側壁に形成されたシリコン酸化膜１５のみが残るように
エツチングし、第２図＋ｄ）に示すようにシリコン窒化
膜１４を露出させる。このシリコン窒化膜１４はシリコ
ン酸化膜１５と共にヒロック防止膜として用いる。
ドライエツチング処理によりアルミニウム配線層１３の
側壁に形成されたシリコン酸化膜１５のみが残るように
エツチングし、第２図＋ｄ）に示すようにシリコン窒化
膜１４を露出させる。このシリコン窒化膜１４はシリコ
ン酸化膜１５と共にヒロック防止膜として用いる。
反応ガス・・・・−・・・・・・三弗化メタン（ＣＨＦ
ｓ）及び四弗化炭素（ＣＦａ） 反応ガス（三弗化メタン）の流量・・−・−・−１００
ｓｃｃｘ反応ガス（四弗化炭素）の流量・・−・−−−
−１００ｉｃｅや反応室内圧−・−・・・・−・・・・
−・−・・・−・・・・・・−・・・−・−−−−−−
−−−０，４Ｔｏｒｒ高周波電源周波数・−・−−−−
−−−−−−−−−−−−＝−−−１３、５６Ｍ Ｈｚ
高周波電源出力・・−・・・・−・・・−・・−・・−
・−・−・−・−−−−−・−・−＝８００Ｗ半導体基
板保持温度−・・・−・−・−−−−−・・−・・−−
−−−−−−・−・−・−２０℃半導体基板１１の温度
を２０℃に保持するためには、半導体基板１１が載置さ
れている電極内のウォータージャケットに循環水を送っ
て冷却している。
ｓ）及び四弗化炭素（ＣＦａ） 反応ガス（三弗化メタン）の流量・・−・−・−１００
ｓｃｃｘ反応ガス（四弗化炭素）の流量・・−・−−−
−１００ｉｃｅや反応室内圧−・−・・・・−・・・・
−・−・・・−・・・・・・−・・・−・−−−−−−
−−−０，４Ｔｏｒｒ高周波電源周波数・−・−−−−
−−−−−−−−−−−−＝−−−１３、５６Ｍ Ｈｚ
高周波電源出力・・−・・・・−・・・−・・−・・−
・−・−・−・−−−−−・−・−＝８００Ｗ半導体基
板保持温度−・・・−・−・−−−−−・・−・・−−
−−−−−−・−・−・−２０℃半導体基板１１の温度
を２０℃に保持するためには、半導体基板１１が載置さ
れている電極内のウォータージャケットに循環水を送っ
て冷却している。
最後にＳＯＧを全面に塗布して第２図（ｅ）に示すよう
に、配線層１３の間を埋め込んでＳＯＧ膜１６を形成し
、４５０℃で焼成して段差の埋め込みを完了する。
に、配線層１３の間を埋め込んでＳＯＧ膜１６を形成し
、４５０℃で焼成して段差の埋め込みを完了する。
第３図に示す第２の実施例においては、先ず第３図（ａ
）に示すように、半導体基板２１上のＰＳＧ膜２２の表
面に図示のにような下部の配線層２３を形成し、その全
面にヒロック防止膜として、膜厚２．０００〜３．００
０人のシリコン酸化膜２５を形成する。
）に示すように、半導体基板２１上のＰＳＧ膜２２の表
面に図示のにような下部の配線層２３を形成し、その全
面にヒロック防止膜として、膜厚２．０００〜３．００
０人のシリコン酸化膜２５を形成する。
次に全面にポジレジスト膜を形成し、ドライエツチング
装置を用いて下記条件のドライエツチング処理を行い、
第３図Ｃｂ）に示すようにレジスト膜２４をアルミニウ
ム配線層２３の上面にのみ残留させて形成する。
装置を用いて下記条件のドライエツチング処理を行い、
第３図Ｃｂ）に示すようにレジスト膜２４をアルミニウ
ム配線層２３の上面にのみ残留させて形成する。
反応ガス・−−−−−・−・−・−・−・−・−・−・
・−・−・−・−・−・・・・・・−酸素（０８）反応
ガス流量・−一−−−−・−・・・・−・・−・−−−
−−−−−−−−−・−・・−・５００ｓｃｃｘ反応室
内圧・−−−−−−−−−−−−−−−・−−−−−−
−−−０、５〜１ 、 ＯＴｏ ｒ ｒ高周波電源周波
数−＝−＝−−−＝−−−−＝−−−−−−４３、５６
Ｍ Ｈｚ高周波電源出力・・−・・・・・・・・・・−
・〜・−・・・６００〜ｓｏｏ ｗこの状態で全面にＳ
ＯＧを塗布すると、レジスト膜２４にはＳＯＧが付着し
にくいから、第３図（Ｃ）に示すように段差の間にＳＯ
Ｇが埋め込まれてＳＯＧ膜２６が形成される。
・−・−・−・−・−・・・・・・−酸素（０８）反応
ガス流量・−一−−−−・−・・・・−・・−・−−−
−−−−−−−−−・−・・−・５００ｓｃｃｘ反応室
内圧・−−−−−−−−−−−−−−−・−−−−−−
−−−０、５〜１ 、 ＯＴｏ ｒ ｒ高周波電源周波
数−＝−＝−−−＝−−−−＝−−−−−−４３、５６
Ｍ Ｈｚ高周波電源出力・・−・・・・・・・・・・−
・〜・−・・・６００〜ｓｏｏ ｗこの状態で全面にＳ
ＯＧを塗布すると、レジスト膜２４にはＳＯＧが付着し
にくいから、第３図（Ｃ）に示すように段差の間にＳＯ
Ｇが埋め込まれてＳＯＧ膜２６が形成される。
その後、通常のポジレジスト膜の除去方法によりレジス
ト膜２４を除去し、４５０℃でＳＯＧ膜２６を焼成して
段差の埋め込みを完了する。
ト膜２４を除去し、４５０℃でＳＯＧ膜２６を焼成して
段差の埋め込みを完了する。
このように段差の上面に、シリコン窒化膜やレジスト膜
等の疏水性膜を形成し、ＳＯＧ膜等の絶縁膜を段差の間
に塗布して形成すると、段差の上面にはＳＯＧが付着し
にくいので、段差の上に付着したＳＯＧ膜に起因する一
切の障害を防止することが可能となる。
等の疏水性膜を形成し、ＳＯＧ膜等の絶縁膜を段差の間
に塗布して形成すると、段差の上面にはＳＯＧが付着し
にくいので、段差の上に付着したＳＯＧ膜に起因する一
切の障害を防止することが可能となる。
以上の説明から明らかなように、本発明によれば極めて
簡単な工程により、段差の上面に障害の原因となる段差
の間に埋め込む絶縁膜が付着しにくいようにでき、この
絶縁膜に起因する一切の障害を防止することが可能とな
る等の利点があり、著しい偉績性向上の効果が期待でき
工業的には極めて有用なものである。
簡単な工程により、段差の上面に障害の原因となる段差
の間に埋め込む絶縁膜が付着しにくいようにでき、この
絶縁膜に起因する一切の障害を防止することが可能とな
る等の利点があり、著しい偉績性向上の効果が期待でき
工業的には極めて有用なものである。
第１図は本発明の原理図、
第２図は本発明による第１の実施例を工程順に示す側断
面図、 第３図は本発明による第２の実施例を工程順に示す側断
面図、 第４図は従来の半導体装置の製造方法を工程順に示す側
断面図、 である。 図において、 ｌは半導体基板、 ２は絶縁膜、 ３は配線層、 ４はヒロック防止膜、５は疏水性膜
、 ６は絶縁膜、 １１．２１は半導体基板、 １２．２２はＰＳＧ膜、 １３．２３はアルミニウム配線層、 １４はシリコン窒化膜、 １５．２５はシリコン酸化膜、 １６．２６はＳＯＧ膜、 ２４はレジスト膜、 本発明の原理図 第１図 本発明による第１の実施例を工程順に示す側断面図第２
図 本発明による第１の実施例を工程順に示す側断面図第２
図 ｆａｔ アルミニウム配線層（２３）の形成及びシリ
コン酸化ｍ （２５）の形成本発明による第２の実施例
を工程順に示す側断面図第３図 本発明による第２の実施例を工程順に示す側断面図第３
図 従来の半導体装置の製造方法を工程順に示す側断面図（
ｃｌ ５ＯＧＩ！（４５）（Ｆ）形成従来の半導体装
置の製造方法を工程順に示す側断面図第４図
面図、 第３図は本発明による第２の実施例を工程順に示す側断
面図、 第４図は従来の半導体装置の製造方法を工程順に示す側
断面図、 である。 図において、 ｌは半導体基板、 ２は絶縁膜、 ３は配線層、 ４はヒロック防止膜、５は疏水性膜
、 ６は絶縁膜、 １１．２１は半導体基板、 １２．２２はＰＳＧ膜、 １３．２３はアルミニウム配線層、 １４はシリコン窒化膜、 １５．２５はシリコン酸化膜、 １６．２６はＳＯＧ膜、 ２４はレジスト膜、 本発明の原理図 第１図 本発明による第１の実施例を工程順に示す側断面図第２
図 本発明による第１の実施例を工程順に示す側断面図第２
図 ｆａｔ アルミニウム配線層（２３）の形成及びシリ
コン酸化ｍ （２５）の形成本発明による第２の実施例
を工程順に示す側断面図第３図 本発明による第２の実施例を工程順に示す側断面図第３
図 従来の半導体装置の製造方法を工程順に示す側断面図（
ｃｌ ５ＯＧＩ！（４５）（Ｆ）形成従来の半導体装
置の製造方法を工程順に示す側断面図第４図
Claims (1)
- 【特許請求の範囲】 半導体基板（１）上に形成された段差（３）の上面に
疏水性膜（５）を形成する工程と、 前記段差（３）の間に埋め込む絶縁膜（６）を塗布する
工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8691188A JPH01258445A (ja) | 1988-04-07 | 1988-04-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8691188A JPH01258445A (ja) | 1988-04-07 | 1988-04-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01258445A true JPH01258445A (ja) | 1989-10-16 |
Family
ID=13900027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8691188A Pending JPH01258445A (ja) | 1988-04-07 | 1988-04-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01258445A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02166751A (ja) * | 1988-12-21 | 1990-06-27 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1988
- 1988-04-07 JP JP8691188A patent/JPH01258445A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02166751A (ja) * | 1988-12-21 | 1990-06-27 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2956571B2 (ja) | 半導体装置 | |
| JPH08181210A (ja) | 半導体装置の製造方法 | |
| JPH118295A (ja) | 半導体装置及びその製造方法 | |
| JPH01258445A (ja) | 半導体装置の製造方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JPH0313744B2 (ja) | ||
| JP2888213B2 (ja) | 半導体装置の製造方法 | |
| JP3192903B2 (ja) | 半導体装置の製造方法および半導体製造装置 | |
| JPS6376351A (ja) | 多層配線の形成方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH02273922A (ja) | スルーホールの形成方法 | |
| JPH09148321A (ja) | 半導体装置およびその製造方法 | |
| JPH0712040B2 (ja) | 半導体装置の製造方法 | |
| JPS61222235A (ja) | 半導体装置の製造方法 | |
| JP2745550B2 (ja) | 多層配線の形成方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH08139069A (ja) | 半導体装置の製造方法 | |
| JPH09246379A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0336727A (ja) | 半導体装置の製造方法 | |
| JPH0642516B2 (ja) | 半導体装置の製造方法 | |
| JP2000133711A (ja) | 半導体装置およびその製造方法 | |
| JPH04290460A (ja) | 半導体装置の製造方法 | |
| JPH08195439A (ja) | 半導体装置の製造方法 | |
| JP2001267410A (ja) | 半導体装置の製造方法 |