JPH09148321A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09148321A JPH09148321A JP30568095A JP30568095A JPH09148321A JP H09148321 A JPH09148321 A JP H09148321A JP 30568095 A JP30568095 A JP 30568095A JP 30568095 A JP30568095 A JP 30568095A JP H09148321 A JPH09148321 A JP H09148321A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- fluorine
- silicon oxide
- film
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 配線層３、９間に形成されたフッ素を含むシ
リコン酸化膜１２とその上のＳＯＧ膜１４とを含む層間
絶縁膜１６において、ＳＯＧ膜１４に剥離やクラックが
発生する。 【解決手段】 フッ素を含むシリコン酸化膜１２上に接
してフッ素を含まないシリコン酸化膜１３を形成しその
上に接してＳＯＧ膜１４を形成して、ＳＯＧ膜１４と下
地との密着性を向上させる。
リコン酸化膜１２とその上のＳＯＧ膜１４とを含む層間
絶縁膜１６において、ＳＯＧ膜１４に剥離やクラックが
発生する。 【解決手段】 フッ素を含むシリコン酸化膜１２上に接
してフッ素を含まないシリコン酸化膜１３を形成しその
上に接してＳＯＧ膜１４を形成して、ＳＯＧ膜１４と下
地との密着性を向上させる。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置に関
し、特に配線層間の層間絶縁膜の構造とその形成方法に
関するものである。
し、特に配線層間の層間絶縁膜の構造とその形成方法に
関するものである。
【０００２】
【従来の技術】近年ＬＳＩの高密度集積化に伴って多層
配線が用いられるが、配線層間に形成される層間絶縁膜
の下地配線層による段差の平坦化および配線層間の容量
の低減が要求されている。図６は従来の半導体装置の構
造を示す断面図である。図において、１は例えばシリコ
ン単結晶から成る半導体基板（以下、基板と称す）、２
は基板１上に形成された絶縁膜、３は絶縁膜２上に形成
された、例えばアルミニウムから成る第１の配線層、４
は第１の配線層３上に形成されたフッ素を含むシリコン
酸化膜（以下、フッ素含有酸化膜と称す）、５はフッ素
含有酸化膜４上に形成された無機系の塗布絶縁膜である
スピンオングラス膜（以下、ＳＯＧ膜と称す）、６はＳ
ＯＧ膜５上に形成されたシリコン酸化膜であり、７はフ
ッ素含有シリコン酸化膜４、ＳＯＧ膜５、およびシリコ
ン酸化膜６で構成される層間絶縁膜である。さらに、８
は層間絶縁膜７に開口された接続孔、９は層間絶縁膜７
上に形成された、例えばアルミニウムから成る上層配線
層としての第２の配線層である。
配線が用いられるが、配線層間に形成される層間絶縁膜
の下地配線層による段差の平坦化および配線層間の容量
の低減が要求されている。図６は従来の半導体装置の構
造を示す断面図である。図において、１は例えばシリコ
ン単結晶から成る半導体基板（以下、基板と称す）、２
は基板１上に形成された絶縁膜、３は絶縁膜２上に形成
された、例えばアルミニウムから成る第１の配線層、４
は第１の配線層３上に形成されたフッ素を含むシリコン
酸化膜（以下、フッ素含有酸化膜と称す）、５はフッ素
含有酸化膜４上に形成された無機系の塗布絶縁膜である
スピンオングラス膜（以下、ＳＯＧ膜と称す）、６はＳ
ＯＧ膜５上に形成されたシリコン酸化膜であり、７はフ
ッ素含有シリコン酸化膜４、ＳＯＧ膜５、およびシリコ
ン酸化膜６で構成される層間絶縁膜である。さらに、８
は層間絶縁膜７に開口された接続孔、９は層間絶縁膜７
上に形成された、例えばアルミニウムから成る上層配線
層としての第２の配線層である。
【０００３】上記の様に構成される従来の半導体装置の
製造方法を以下に示す。まず、基板１上に形成された絶
縁膜２上に、例えばアルミニウム等の金属層を約０．６
μｍの膜厚に形成した後、パターニングして第１の配線
層３を形成する。次に、全面にフッ素含有酸化膜４を、
例えばプラズマＣＶＤ法によりＴＥＯＳ（テトラエトキ
シシラン）を主原料ガスとし、フッ素を含むＣ2Ｆ6ガス
を添加して約０．３５μｍの膜厚に形成する。続いて、
フッ素含有酸化膜４上の全面に、例えばシラノール（Ｓ
ｉ（ＯＨ）4）を有機溶剤に溶かした塗布液５ａ（図示
せず）をスピンコート法により約０．１５μｍの厚さに
塗布した後、焼成してＳＯＧ膜５を形成して表面を平坦
化する。
製造方法を以下に示す。まず、基板１上に形成された絶
縁膜２上に、例えばアルミニウム等の金属層を約０．６
μｍの膜厚に形成した後、パターニングして第１の配線
層３を形成する。次に、全面にフッ素含有酸化膜４を、
例えばプラズマＣＶＤ法によりＴＥＯＳ（テトラエトキ
シシラン）を主原料ガスとし、フッ素を含むＣ2Ｆ6ガス
を添加して約０．３５μｍの膜厚に形成する。続いて、
フッ素含有酸化膜４上の全面に、例えばシラノール（Ｓ
ｉ（ＯＨ）4）を有機溶剤に溶かした塗布液５ａ（図示
せず）をスピンコート法により約０．１５μｍの厚さに
塗布した後、焼成してＳＯＧ膜５を形成して表面を平坦
化する。
【０００４】さらに、ＳＯＧ膜５上の全面にシリコン酸
化膜６を、例えばプラズマＣＶＤ法によりＴＥＯＳを主
原料ガスとして約０．５μｍの膜厚に形成して、フッ素
含有酸化膜４、ＳＯＧ膜５、およびシリコン酸化膜６の
三層から成る層間絶縁膜７を形成する。次に、公知のホ
トリソグラフィ技術およびエッチング技術を用いて、層
間絶縁膜７の所定の位置に接続孔８を開口した後、この
接続孔８を埋め込む様に全面に、例えばアルミニウム等
の金属層を形成した後パターニングして第２の配線層９
を形成する。
化膜６を、例えばプラズマＣＶＤ法によりＴＥＯＳを主
原料ガスとして約０．５μｍの膜厚に形成して、フッ素
含有酸化膜４、ＳＯＧ膜５、およびシリコン酸化膜６の
三層から成る層間絶縁膜７を形成する。次に、公知のホ
トリソグラフィ技術およびエッチング技術を用いて、層
間絶縁膜７の所定の位置に接続孔８を開口した後、この
接続孔８を埋め込む様に全面に、例えばアルミニウム等
の金属層を形成した後パターニングして第２の配線層９
を形成する。
【０００５】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されており、層間絶縁膜７にフッ素含有
酸化膜４を用いることにより比誘電率の低い絶縁膜を形
成して配線層間容量の低減を図り、ＳＯＧ膜５を用いる
ことにより平坦化を図ったものである。、しかしなが
ら、フッ素含有酸化膜４中にはシリコン・フッ素結合
（以下Ｓｉ−Ｆと称す）が存在し、膜の表面に存在する
Ｓｉ−Ｆによりフッ素含有酸化膜４表面は撥水性とな
り、その上に形成されるＳＯＧ膜５との密着性が悪く、
その上、フッ素含有酸化膜４とＳＯＧ膜５とは熱収縮率
の差が大きい。このため図７に示す様に、形成されたＳ
ＯＧ膜５がフッ素含有酸化膜４から剥離１０したり、Ｓ
ＯＧ膜５にクラック１１が発生する等の問題があった。
上のように構成されており、層間絶縁膜７にフッ素含有
酸化膜４を用いることにより比誘電率の低い絶縁膜を形
成して配線層間容量の低減を図り、ＳＯＧ膜５を用いる
ことにより平坦化を図ったものである。、しかしなが
ら、フッ素含有酸化膜４中にはシリコン・フッ素結合
（以下Ｓｉ−Ｆと称す）が存在し、膜の表面に存在する
Ｓｉ−Ｆによりフッ素含有酸化膜４表面は撥水性とな
り、その上に形成されるＳＯＧ膜５との密着性が悪く、
その上、フッ素含有酸化膜４とＳＯＧ膜５とは熱収縮率
の差が大きい。このため図７に示す様に、形成されたＳ
ＯＧ膜５がフッ素含有酸化膜４から剥離１０したり、Ｓ
ＯＧ膜５にクラック１１が発生する等の問題があった。
【０００６】フッ素含有酸化膜４上にＳＯＧ膜５の塗布
液５ａを塗布した際に、フッ素含有酸化膜４と塗布液５
ａとの界面で起こる反応を以下の化学式１に示す。
液５ａを塗布した際に、フッ素含有酸化膜４と塗布液５
ａとの界面で起こる反応を以下の化学式１に示す。
【０００７】
【化１】
【０００８】この様に、フッ素含有酸化膜４表面のＳｉ
−Ｆが塗布液５ａ中のＨ2Ｏと上記化学式１に示す反応
を起こし、ＳＯＧ膜に剥離１０やクラック１１を生じさ
せる原因となっていた。
−Ｆが塗布液５ａ中のＨ2Ｏと上記化学式１に示す反応
を起こし、ＳＯＧ膜に剥離１０やクラック１１を生じさ
せる原因となっていた。
【０００９】この発明は、以上の様な問題点を解消する
ためになされたものであって、フッ素含有酸化膜とＳＯ
Ｇ膜とを有する低誘電率で平坦化の良好な積層型の層間
絶縁膜で、剥離やクラックの発生の無い信頼性の高い層
間絶縁膜を得ることを目的とする。
ためになされたものであって、フッ素含有酸化膜とＳＯ
Ｇ膜とを有する低誘電率で平坦化の良好な積層型の層間
絶縁膜で、剥離やクラックの発生の無い信頼性の高い層
間絶縁膜を得ることを目的とする。
【００１０】
【課題を解決するための手段】この発明の請求項１に係
る半導体装置は、層間絶縁膜が、フッ素を含むシリコン
酸化膜と、このフッ素を含むシリコン酸化膜上に接して
形成されたフッ素を含まないシリコン酸化膜と、このフ
ッ素を含まないシリコン酸化膜上に接して形成されたス
ピンオングラス膜とを有する積層構造であるものであ
る。
る半導体装置は、層間絶縁膜が、フッ素を含むシリコン
酸化膜と、このフッ素を含むシリコン酸化膜上に接して
形成されたフッ素を含まないシリコン酸化膜と、このフ
ッ素を含まないシリコン酸化膜上に接して形成されたス
ピンオングラス膜とを有する積層構造であるものであ
る。
【００１１】この発明の請求項２に係る半導体装置の製
造方法は、半導体基板上に配線層を形成した後、全面に
フッ素を含むシリコン酸化膜を堆積する第１の工程と、
このフッ素を含むシリコン酸化膜上の全面にフッ素を含
まないシリコン酸化膜を堆積する第２の工程と、このフ
ッ素を含まないシリコン酸化膜上の全面にシリコン化合
物溶液の塗布および熱処理によりスピンオングラス膜を
形成する第３の工程と、その後上層配線層を形成する第
４の工程とを有するものである。
造方法は、半導体基板上に配線層を形成した後、全面に
フッ素を含むシリコン酸化膜を堆積する第１の工程と、
このフッ素を含むシリコン酸化膜上の全面にフッ素を含
まないシリコン酸化膜を堆積する第２の工程と、このフ
ッ素を含まないシリコン酸化膜上の全面にシリコン化合
物溶液の塗布および熱処理によりスピンオングラス膜を
形成する第３の工程と、その後上層配線層を形成する第
４の工程とを有するものである。
【００１２】この発明の請求項３に係る半導体装置の製
造方法は、フッ素を含むシリコン酸化膜とフッ素を含ま
ないシリコン酸化膜とを、同一反応室内で連続的に形成
するものである。
造方法は、フッ素を含むシリコン酸化膜とフッ素を含ま
ないシリコン酸化膜とを、同一反応室内で連続的に形成
するものである。
【００１３】この発明の請求項４に係る半導体装置の製
造方法は、半導体基板上に配線層を形成した後、全面に
フッ素を含むシリコン酸化膜を堆積する第１の工程と、
上記フッ素を含むシリコン酸化膜表面にフッ素を用いて
ウェットエッチング処理を施す第２の工程と、続いて全
面にシリコン化合物溶液の塗布および熱処理によりスピ
ンオングラス膜を形成する第３の工程と、その後上層配
線層を形成する第４の工程とを有するものである。
造方法は、半導体基板上に配線層を形成した後、全面に
フッ素を含むシリコン酸化膜を堆積する第１の工程と、
上記フッ素を含むシリコン酸化膜表面にフッ素を用いて
ウェットエッチング処理を施す第２の工程と、続いて全
面にシリコン化合物溶液の塗布および熱処理によりスピ
ンオングラス膜を形成する第３の工程と、その後上層配
線層を形成する第４の工程とを有するものである。
【００１４】この発明の請求項５に係る半導体装置の製
造方法は、半導体基板上に配線層を形成した後、全面に
フッ素を含むシリコン酸化膜を堆積する第１の工程と、
上記フッ素を含むシリコン酸化膜表面に、Ａｒ、Ｏ2ま
たはＮ2のいずれかを用いたプラズマ処理を施す第２の
工程と、続いて全面にシリコン化合物溶液の塗布および
熱処理によりスピンオングラス膜を形成する第３の工程
と、その後上層配線層を形成する第４の工程とを有する
ものである。
造方法は、半導体基板上に配線層を形成した後、全面に
フッ素を含むシリコン酸化膜を堆積する第１の工程と、
上記フッ素を含むシリコン酸化膜表面に、Ａｒ、Ｏ2ま
たはＮ2のいずれかを用いたプラズマ処理を施す第２の
工程と、続いて全面にシリコン化合物溶液の塗布および
熱処理によりスピンオングラス膜を形成する第３の工程
と、その後上層配線層を形成する第４の工程とを有する
ものである。
【００１５】この発明の請求項６に係る半導体装置は、
層間絶縁膜が、フッ素を含むシリコン酸化膜上にスピン
オングラス膜が形成された積層構造であって、上記フッ
素を含むシリコン酸化膜は、膜の表層部分のフッ素が除
去されて表面にシリコン酸化膜が形成され、しかも段差
コーナー部に傾斜が形成されたものである。
層間絶縁膜が、フッ素を含むシリコン酸化膜上にスピン
オングラス膜が形成された積層構造であって、上記フッ
素を含むシリコン酸化膜は、膜の表層部分のフッ素が除
去されて表面にシリコン酸化膜が形成され、しかも段差
コーナー部に傾斜が形成されたものである。
【００１６】この発明の請求項７に係る半導体装置の製
造方法は、半導体基板上に配線層を形成した後、全面に
フッ素を含むシリコン酸化膜を堆積する第１の工程と、
上記フッ素を含むシリコン酸化膜表面に、Ａｒを用いた
スパッタエッチングを行う第２の工程と、続いて全面に
シリコン化合物溶液の塗布および熱処理によりスピンオ
ングラス膜を形成する第３の工程と、その後上層配線層
を形成する第４の工程とを有するものである。
造方法は、半導体基板上に配線層を形成した後、全面に
フッ素を含むシリコン酸化膜を堆積する第１の工程と、
上記フッ素を含むシリコン酸化膜表面に、Ａｒを用いた
スパッタエッチングを行う第２の工程と、続いて全面に
シリコン化合物溶液の塗布および熱処理によりスピンオ
ングラス膜を形成する第３の工程と、その後上層配線層
を形成する第４の工程とを有するものである。
【００１７】この発明の請求項８に係る半導体装置は、
層間絶縁膜が、フッ素を含むシリコン酸化膜と、このフ
ッ素を含むシリコン酸化膜上にフッ素を含まないシリコ
ン酸化膜を介して形成されたスピンオングラス膜と、こ
のスピンオングラス膜上に形成されたシリコン酸化膜と
で構成されたものである。
層間絶縁膜が、フッ素を含むシリコン酸化膜と、このフ
ッ素を含むシリコン酸化膜上にフッ素を含まないシリコ
ン酸化膜を介して形成されたスピンオングラス膜と、こ
のスピンオングラス膜上に形成されたシリコン酸化膜と
で構成されたものである。
【００１８】この発明の請求項９に係る半導体装置は、
スピンオングラス膜上に形成されたシリコン酸化膜が、
上記スピンオングラス膜上に接して形成されたフッ素を
含まないシリコン酸化膜と、このフッ素を含まないシリ
コン酸化膜上に接して形成されたフッ素を含むシリコン
酸化膜とで構成されたものである。
スピンオングラス膜上に形成されたシリコン酸化膜が、
上記スピンオングラス膜上に接して形成されたフッ素を
含まないシリコン酸化膜と、このフッ素を含まないシリ
コン酸化膜上に接して形成されたフッ素を含むシリコン
酸化膜とで構成されたものである。
【００１９】この発明の請求項１０に係る半導体装置の
製造方法は、スピンオングラス膜を形成する第３の工程
の後、上記スピンオングラス膜表面に、Ｎ2を用いたプ
ラズマ処理を施し、続いて全面にフッ素を含むシリコン
酸化膜を堆積した後、上層配線層を形成する第４の工程
を行うものである。
製造方法は、スピンオングラス膜を形成する第３の工程
の後、上記スピンオングラス膜表面に、Ｎ2を用いたプ
ラズマ処理を施し、続いて全面にフッ素を含むシリコン
酸化膜を堆積した後、上層配線層を形成する第４の工程
を行うものである。
【００２０】
実施の形態１．以下、この発明の実施の形態１を図につ
いて説明する。なお、従来の技術と重複する箇所は適宜
その説明を省略する。図１はこの発明の実施の形態１に
よる半導体装置の構造を示す断面図である。図において
１〜３、８および９は従来のものと同じもの、１２は第
１の配線層３上に形成された第１のフッ素含有酸化膜、
１３は第１のフッ素含有酸化膜１２表面に形成されたフ
ッ素を含まないシリコン酸化膜、１４はシリコン酸化膜
１３上に形成されたＳＯＧ膜、１５はＳＯＧ膜１４上に
形成された第２のフッ素含有酸化膜、１６は第１のフッ
素含有酸化膜１２、シリコン酸化膜１３、ＳＯＧ膜１
４、および第２のフッ素含有酸化膜１５で構成される層
間絶縁膜である。
いて説明する。なお、従来の技術と重複する箇所は適宜
その説明を省略する。図１はこの発明の実施の形態１に
よる半導体装置の構造を示す断面図である。図において
１〜３、８および９は従来のものと同じもの、１２は第
１の配線層３上に形成された第１のフッ素含有酸化膜、
１３は第１のフッ素含有酸化膜１２表面に形成されたフ
ッ素を含まないシリコン酸化膜、１４はシリコン酸化膜
１３上に形成されたＳＯＧ膜、１５はＳＯＧ膜１４上に
形成された第２のフッ素含有酸化膜、１６は第１のフッ
素含有酸化膜１２、シリコン酸化膜１３、ＳＯＧ膜１
４、および第２のフッ素含有酸化膜１５で構成される層
間絶縁膜である。
【００２１】上記のように構成される半導体装置の製造
方法を、図２に基づいて以下に示す。まず、基板１上に
形成された絶縁膜２上に、例えばアルミニウム等の金属
層を約０．６μｍの膜厚に形成した後、パターニングし
て第１の配線層３を形成する。次に、全面に第１のフッ
素含有酸化膜１２を、例えばプラズマＣＶＤ法により、
温度４００℃、圧力５．０Ｔｏｒｒ、Ｃ2Ｆ6流量４００
ＳＣＣＭ、ＴＥＯＳ流量９００ＳＣＣＭ、Ｏ2流量９０
０ＳＣＣＭ、高周波側の周波数１３．５６ＭＨｚ、出力
０．７６Ｗ／ｃｍ2、低周波側の周波数４２０ＫＨｚ、
出力０．７６Ｗ／ｃｍ2の条件で、約０．３μｍの膜厚
に形成する（図２（ａ））。
方法を、図２に基づいて以下に示す。まず、基板１上に
形成された絶縁膜２上に、例えばアルミニウム等の金属
層を約０．６μｍの膜厚に形成した後、パターニングし
て第１の配線層３を形成する。次に、全面に第１のフッ
素含有酸化膜１２を、例えばプラズマＣＶＤ法により、
温度４００℃、圧力５．０Ｔｏｒｒ、Ｃ2Ｆ6流量４００
ＳＣＣＭ、ＴＥＯＳ流量９００ＳＣＣＭ、Ｏ2流量９０
０ＳＣＣＭ、高周波側の周波数１３．５６ＭＨｚ、出力
０．７６Ｗ／ｃｍ2、低周波側の周波数４２０ＫＨｚ、
出力０．７６Ｗ／ｃｍ2の条件で、約０．３μｍの膜厚
に形成する（図２（ａ））。
【００２２】次に、第１のフッ素含有酸化膜１２上の全
面にシリコン酸化膜１３を、例えばプラズマＣＶＤ法に
より温度４００℃、圧力５．０Ｔｏｒｒ、ＴＥＯＳ流量
９００ＳＣＣＭ、Ｏ2流量９００ＳＣＣＭ、高周波側の
周波数１３．５６ＭＨｚ、出力０．７６Ｗ／ｃｍ2、低
周波側の周波数４２０ＫＨｚ、出力０．７６Ｗ／ｃｍ2
の条件で約０．０５μｍの膜厚に形成する（図２
（ｂ））。次に、シリコン酸化膜１３上の全面に例えば
シラノールを有機溶剤に溶かしたシリコン化合物溶液と
しての塗布液１４ａ（図示せず）をスピンコート法によ
り約０．１５μｍの厚さに塗布し、Ｎ2雰囲気中、温度
４００℃で３０分間焼成することによりＳＯＧ膜１４を
形成して表面を平坦化する（図２（ｃ））。
面にシリコン酸化膜１３を、例えばプラズマＣＶＤ法に
より温度４００℃、圧力５．０Ｔｏｒｒ、ＴＥＯＳ流量
９００ＳＣＣＭ、Ｏ2流量９００ＳＣＣＭ、高周波側の
周波数１３．５６ＭＨｚ、出力０．７６Ｗ／ｃｍ2、低
周波側の周波数４２０ＫＨｚ、出力０．７６Ｗ／ｃｍ2
の条件で約０．０５μｍの膜厚に形成する（図２
（ｂ））。次に、シリコン酸化膜１３上の全面に例えば
シラノールを有機溶剤に溶かしたシリコン化合物溶液と
しての塗布液１４ａ（図示せず）をスピンコート法によ
り約０．１５μｍの厚さに塗布し、Ｎ2雰囲気中、温度
４００℃で３０分間焼成することによりＳＯＧ膜１４を
形成して表面を平坦化する（図２（ｃ））。
【００２３】次に、ＳＯＧ膜１４上の全面に第２のフッ
素含有酸化膜１５を、例えばプラズマＣＶＤ法により第
１のフッ素含有酸化膜１２形成時と同条件で約０．５μ
ｍの膜厚に形成し、第１のフッ素含有酸化膜１２、シリ
コン酸化膜１３、ＳＯＧ膜１４および第２のフッ素含有
酸化膜１５から成る層間絶縁膜１６を形成する。その
後、従来のものと同様に接続孔８を形成した後第２の配
線層９を形成する（図１参照）。
素含有酸化膜１５を、例えばプラズマＣＶＤ法により第
１のフッ素含有酸化膜１２形成時と同条件で約０．５μ
ｍの膜厚に形成し、第１のフッ素含有酸化膜１２、シリ
コン酸化膜１３、ＳＯＧ膜１４および第２のフッ素含有
酸化膜１５から成る層間絶縁膜１６を形成する。その
後、従来のものと同様に接続孔８を形成した後第２の配
線層９を形成する（図１参照）。
【００２４】この実施の形態では、第１のフッ素含有酸
化膜１２とＳＯＧ膜１４との間にフッ素を含まないシリ
コン酸化膜１３を形成することにより、ＳＯＧ膜１４の
塗布液１４ａが、Ｓｉ−Ｆの存在する第１のフッ素含有
酸化膜１２表面に直接接することがない。また、シリコ
ン酸化膜１３とＳＯＧ膜１４とは密着性が良く、熱収縮
率の差も比較的小さいため、従来のものの様にＳＯＧ膜
１４が剥離したり、クラックが発生したりすることなく
層間絶縁膜１６の信頼性が向上する。また、この様な信
頼性の高い層間絶縁膜１６が容易に得られる。
化膜１２とＳＯＧ膜１４との間にフッ素を含まないシリ
コン酸化膜１３を形成することにより、ＳＯＧ膜１４の
塗布液１４ａが、Ｓｉ−Ｆの存在する第１のフッ素含有
酸化膜１２表面に直接接することがない。また、シリコ
ン酸化膜１３とＳＯＧ膜１４とは密着性が良く、熱収縮
率の差も比較的小さいため、従来のものの様にＳＯＧ膜
１４が剥離したり、クラックが発生したりすることなく
層間絶縁膜１６の信頼性が向上する。また、この様な信
頼性の高い層間絶縁膜１６が容易に得られる。
【００２５】なお、上記実施の形態１における製造方法
において、第１のフッ素含有酸化膜１２とその上に形成
するシリコン酸化膜１３とを、ＣＶＤ装置の同一反応室
内で連続的に形成することができる。第１のフッ素含有
酸化膜１２を、例えばプラズマＣＶＤ法により、温度４
００℃、圧力５．０Ｔｏｒｒ、Ｃ2Ｆ6流量４００ＳＣＣ
Ｍ、ＴＥＯＳ流量９００ＳＣＣＭ、Ｏ2流量９００ＳＣ
ＣＭ、高周波側の周波数１３．５６ＭＨｚ、出力０．７
６Ｗ／ｃｍ2、低周波側の周波数４２０ＫＨｚ、出力
０．７６Ｗ／ｃｍ2の条件で約５０秒間堆積し、続いて
Ｃ2Ｆ6流量のみ０ＳＣＣＭに変更し、他は全て同条件で
シリコン酸化膜１３を連続的に５秒間堆積する。この様
に、第１のフッ素含有酸化膜１２とシリコン酸化膜１３
とを、同一反応室内で連続的に形成することにより、工
程が簡略となり、上述した様な効果を有する信頼性の高
い層間絶縁膜１６がさらに容易に得られる。
において、第１のフッ素含有酸化膜１２とその上に形成
するシリコン酸化膜１３とを、ＣＶＤ装置の同一反応室
内で連続的に形成することができる。第１のフッ素含有
酸化膜１２を、例えばプラズマＣＶＤ法により、温度４
００℃、圧力５．０Ｔｏｒｒ、Ｃ2Ｆ6流量４００ＳＣＣ
Ｍ、ＴＥＯＳ流量９００ＳＣＣＭ、Ｏ2流量９００ＳＣ
ＣＭ、高周波側の周波数１３．５６ＭＨｚ、出力０．７
６Ｗ／ｃｍ2、低周波側の周波数４２０ＫＨｚ、出力
０．７６Ｗ／ｃｍ2の条件で約５０秒間堆積し、続いて
Ｃ2Ｆ6流量のみ０ＳＣＣＭに変更し、他は全て同条件で
シリコン酸化膜１３を連続的に５秒間堆積する。この様
に、第１のフッ素含有酸化膜１２とシリコン酸化膜１３
とを、同一反応室内で連続的に形成することにより、工
程が簡略となり、上述した様な効果を有する信頼性の高
い層間絶縁膜１６がさらに容易に得られる。
【００２６】また、上記フッ素含有酸化膜１２、１５お
よびシリコン酸化膜１３は、プラズマＣＶＤ法に限ら
ず、数ＣＶＤ法または常圧ＣＶＤ法等によって形成され
たものでも良く、同様の効果を奏する。
よびシリコン酸化膜１３は、プラズマＣＶＤ法に限ら
ず、数ＣＶＤ法または常圧ＣＶＤ法等によって形成され
たものでも良く、同様の効果を奏する。
【００２７】実施の形態２．次に、この発明の実施の形
態２について説明する。図３は実施の形態２による半導
体装置の製造方法を示す断面図である。まず、上記実施
の形態１と同様に、基板１上に形成された絶縁膜２上に
第１の配線層３を形成した後、第１のフッ素含有酸化膜
１２ａを、約０．３５μｍの膜厚に形成する（図３
（ａ））。次に、基板１に例えば１：１０のバッファー
ド・フッ酸（以下、ＢＨＦと称す）を用いてウェットエ
ッチング処理を施すことにより、第１のフッ素含有酸化
膜１２ａの表面を数ｎｍエッチングする。これにより第
１のフッ素含有酸化膜１２ａ表層の含有フッ素が除去さ
れ、フッ素を含まないシリコン酸化膜としての薄いシリ
コン酸化膜層１３ａが形成される（図３（ｂ））。次
に、上記実施の形態１と同様に、シリコン酸化膜層１３
ａ上にＳＯＧ膜１４を形成し（図３（ｃ））、さらにそ
の上に第２のフッ素含有酸化膜１５を形成した後、接続
孔８および第２の配線層９を順次形成する（図３
（ｄ））。
態２について説明する。図３は実施の形態２による半導
体装置の製造方法を示す断面図である。まず、上記実施
の形態１と同様に、基板１上に形成された絶縁膜２上に
第１の配線層３を形成した後、第１のフッ素含有酸化膜
１２ａを、約０．３５μｍの膜厚に形成する（図３
（ａ））。次に、基板１に例えば１：１０のバッファー
ド・フッ酸（以下、ＢＨＦと称す）を用いてウェットエ
ッチング処理を施すことにより、第１のフッ素含有酸化
膜１２ａの表面を数ｎｍエッチングする。これにより第
１のフッ素含有酸化膜１２ａ表層の含有フッ素が除去さ
れ、フッ素を含まないシリコン酸化膜としての薄いシリ
コン酸化膜層１３ａが形成される（図３（ｂ））。次
に、上記実施の形態１と同様に、シリコン酸化膜層１３
ａ上にＳＯＧ膜１４を形成し（図３（ｃ））、さらにそ
の上に第２のフッ素含有酸化膜１５を形成した後、接続
孔８および第２の配線層９を順次形成する（図３
（ｄ））。
【００２８】この実施の形態では、第１のフッ素含有酸
化膜１２ａ形成後にＢＨＦによるウェットエッチング処
理を行う。このとき、ＢＨＦ中で第１のフッ素含有酸化
膜１２ａ表層に起こる反応を以下の化学式２に示す。
化膜１２ａ形成後にＢＨＦによるウェットエッチング処
理を行う。このとき、ＢＨＦ中で第１のフッ素含有酸化
膜１２ａ表層に起こる反応を以下の化学式２に示す。
【００２９】
【化２】
【００３０】この様に、第１のフッ素含有酸化膜１２ａ
表層のＳｉ−ＦがＢＨＦ中でＨ2Ｏと上記化学式２に示
す反応を起こし、Ｓｉ−Ｆは安定なＳｉ−ＯＨに置換さ
れ、膜表面で形成されたＨＦはＢＨＦ中に除去される。
ところで、上記化学式２に示す反応は、従来の半導体装
置において、フッ素含有酸化膜４上にＳＯＧ膜５の塗布
液５ａを塗布した際の上記化学式１に示す反応と同じも
のである。すなわち、この実施の形態では、ＢＨＦによ
るエッチング処理を施すことにより、事前に化学式１、
２に示す反応を起こしているため、後工程でＳＯＧ膜１
４の塗布液１４ａを塗布した際に、ＳＯＧ膜１４の剥離
やクラックの原因となる反応（化学式１、２）が起きる
ことが防止できる。この様に、ＳＯＧ膜１４とフッ素が
除去された下地のシリコン酸化膜層１３ａとの密着性は
良好となり、ＳＯＧ膜１４が剥離したり、クラックが発
生したりすることなく、信頼性の高い層間絶縁膜１６が
容易に得られる。
表層のＳｉ−ＦがＢＨＦ中でＨ2Ｏと上記化学式２に示
す反応を起こし、Ｓｉ−Ｆは安定なＳｉ−ＯＨに置換さ
れ、膜表面で形成されたＨＦはＢＨＦ中に除去される。
ところで、上記化学式２に示す反応は、従来の半導体装
置において、フッ素含有酸化膜４上にＳＯＧ膜５の塗布
液５ａを塗布した際の上記化学式１に示す反応と同じも
のである。すなわち、この実施の形態では、ＢＨＦによ
るエッチング処理を施すことにより、事前に化学式１、
２に示す反応を起こしているため、後工程でＳＯＧ膜１
４の塗布液１４ａを塗布した際に、ＳＯＧ膜１４の剥離
やクラックの原因となる反応（化学式１、２）が起きる
ことが防止できる。この様に、ＳＯＧ膜１４とフッ素が
除去された下地のシリコン酸化膜層１３ａとの密着性は
良好となり、ＳＯＧ膜１４が剥離したり、クラックが発
生したりすることなく、信頼性の高い層間絶縁膜１６が
容易に得られる。
【００３１】なお、上記実施の形態２では、第１のフッ
素含有酸化膜１２ａ表層の含有フッ素を除去するのにＢ
ＨＦによるウェットエッチング処理を施したが、第１の
フッ素含有酸化膜１２ａ表面に、Ａｒ、Ｎ2、またはＯ2
のいずれかのガスを用いてプラズマ処理を施しても良
く、その際の反応を以下の化学式３〜５に示す。
素含有酸化膜１２ａ表層の含有フッ素を除去するのにＢ
ＨＦによるウェットエッチング処理を施したが、第１の
フッ素含有酸化膜１２ａ表面に、Ａｒ、Ｎ2、またはＯ2
のいずれかのガスを用いてプラズマ処理を施しても良
く、その際の反応を以下の化学式３〜５に示す。
【００３２】
【化３】
【化４】
【化５】
【００３３】この様に、第１のフッ素含有酸化膜１２ａ
表層のＳｉ−Ｆは分解されて、Ｓｉの結合手は終端しフ
ッ素はガス化して分離することにより除去される。この
場合もＢＨＦによるウェットエッチング処理を施した場
合と同様の効果を奏するものである。
表層のＳｉ−Ｆは分解されて、Ｓｉの結合手は終端しフ
ッ素はガス化して分離することにより除去される。この
場合もＢＨＦによるウェットエッチング処理を施した場
合と同様の効果を奏するものである。
【００３４】実施の形態３．次に、この発明の実施の形
態３について説明する。図４は実施の形態３による半導
体装置の製造方法を示す断面図である。まず、上記実施
の形態１と同様に、基板１上に形成された絶縁膜２上に
第１の配線層３を形成した後、第１のフッ素含有酸化膜
１２ｂを約０．３７μｍの膜厚に形成する（図４
（ａ））。次に、基板１をＡｒイオンによるスパッタエ
ッチングにより、圧力３０ｍＴｏｒｒ、Ａｒ流量１００
ＳＣＣＭ、出力５００Ｗの条件でエッチングして、第１
のフッ素含有酸化膜１２ｂ表面を厚さ２０ｎｍ除去し、
その下に露出した第１のフッ素含有酸化膜１２ｂ表層の
含有フッ素を除去してフッ素を含まないシリコン酸化膜
としての薄いシリコン酸化膜層１３ｂを形成するととも
に、段差コーナー部に傾斜１７を形成する（図４
（ｂ））。次に、上記実施の形態１と同様に、シリコン
酸化膜層１３ｂ上にＳＯＧ膜１４を形成し（図４
（ｃ））、さらにその上に第２のフッ素含有酸化膜１５
を形成した後、接続孔８および第２の配線層９を順次形
成する（図４（ｄ））。
態３について説明する。図４は実施の形態３による半導
体装置の製造方法を示す断面図である。まず、上記実施
の形態１と同様に、基板１上に形成された絶縁膜２上に
第１の配線層３を形成した後、第１のフッ素含有酸化膜
１２ｂを約０．３７μｍの膜厚に形成する（図４
（ａ））。次に、基板１をＡｒイオンによるスパッタエ
ッチングにより、圧力３０ｍＴｏｒｒ、Ａｒ流量１００
ＳＣＣＭ、出力５００Ｗの条件でエッチングして、第１
のフッ素含有酸化膜１２ｂ表面を厚さ２０ｎｍ除去し、
その下に露出した第１のフッ素含有酸化膜１２ｂ表層の
含有フッ素を除去してフッ素を含まないシリコン酸化膜
としての薄いシリコン酸化膜層１３ｂを形成するととも
に、段差コーナー部に傾斜１７を形成する（図４
（ｂ））。次に、上記実施の形態１と同様に、シリコン
酸化膜層１３ｂ上にＳＯＧ膜１４を形成し（図４
（ｃ））、さらにその上に第２のフッ素含有酸化膜１５
を形成した後、接続孔８および第２の配線層９を順次形
成する（図４（ｄ））。
【００３５】この実施の形態では、第１のフッ素含有酸
化膜１２ｂ表面をＡｒイオンによってスパッタエッチン
グする。これによりその下に露出した第１のフッ素含有
酸化膜１２ｂ表層における含有フッ素は、上記実施の形
態２で示した化学式３の反応によって除去され、後工程
で形成されるＳＯＧ膜１４との密着性が良好となり、Ｓ
ＯＧ膜１４が剥離したり、クラックが発生したりするこ
とがない。さらに、Ａｒイオンによるスパッタエッチン
グによって段差コーナー部に傾斜１７を形成しているた
め、第１の配線層３パターンのアスペクト比が大きくて
も、ＳＯＧ膜１４の塗布液１４ａが段差間に回り込み易
く、表面平坦化特性が向上する。また、第１のフッ素含
有酸化膜１２ｂ表層の含有フッ素除去と段差コーナー部
の傾斜１７形成とをＡｒイオンによるスパッタエッチン
グによって同時に行えるため、上述した効果を有する層
間絶縁膜１６を容易に形成することができる。
化膜１２ｂ表面をＡｒイオンによってスパッタエッチン
グする。これによりその下に露出した第１のフッ素含有
酸化膜１２ｂ表層における含有フッ素は、上記実施の形
態２で示した化学式３の反応によって除去され、後工程
で形成されるＳＯＧ膜１４との密着性が良好となり、Ｓ
ＯＧ膜１４が剥離したり、クラックが発生したりするこ
とがない。さらに、Ａｒイオンによるスパッタエッチン
グによって段差コーナー部に傾斜１７を形成しているた
め、第１の配線層３パターンのアスペクト比が大きくて
も、ＳＯＧ膜１４の塗布液１４ａが段差間に回り込み易
く、表面平坦化特性が向上する。また、第１のフッ素含
有酸化膜１２ｂ表層の含有フッ素除去と段差コーナー部
の傾斜１７形成とをＡｒイオンによるスパッタエッチン
グによって同時に行えるため、上述した効果を有する層
間絶縁膜１６を容易に形成することができる。
【００３６】実施の形態４．次に、この発明の実施の形
態４について説明する。図５は実施の形態４による半導
体装置の構造を示す断面図である。図において１〜３、
８、９および１２〜１６は上記実施の形態１と同じも
の、１８はＳＯＧ膜１４とその上の第２のフッ素含有酸
化膜１５との間に例えばプラズマＣＶＤ法により形成さ
れたフッ素を含まないシリコン酸化膜である。この実施
の形態では、ＳＯＧ膜１４の下層だけでなく上層にもフ
ッ素を含まないシリコン酸化膜１８を形成し、その上の
第２のフッ素含有酸化膜１５との密着性を向上させ、熱
収縮率の差も低減する。このため層間絶縁膜１６の信頼
性がさらに向上する。
態４について説明する。図５は実施の形態４による半導
体装置の構造を示す断面図である。図において１〜３、
８、９および１２〜１６は上記実施の形態１と同じも
の、１８はＳＯＧ膜１４とその上の第２のフッ素含有酸
化膜１５との間に例えばプラズマＣＶＤ法により形成さ
れたフッ素を含まないシリコン酸化膜である。この実施
の形態では、ＳＯＧ膜１４の下層だけでなく上層にもフ
ッ素を含まないシリコン酸化膜１８を形成し、その上の
第２のフッ素含有酸化膜１５との密着性を向上させ、熱
収縮率の差も低減する。このため層間絶縁膜１６の信頼
性がさらに向上する。
【００３７】なお、この場合のＳＯＧ膜１４上のシリコ
ン酸化膜１８および第２のフッ素含有酸化膜１５も、上
記実施の形態１で示したＳＯＧ膜１４下層の第１のフッ
素含有酸化膜１２およびシリコン酸化膜１３と同様に、
同一反応室内で連続的に形成することができる。
ン酸化膜１８および第２のフッ素含有酸化膜１５も、上
記実施の形態１で示したＳＯＧ膜１４下層の第１のフッ
素含有酸化膜１２およびシリコン酸化膜１３と同様に、
同一反応室内で連続的に形成することができる。
【００３８】実施の形態５．次に、この発明の実施の形
態５について説明する。まず、上記実施の形態１と同様
にしてＳＯＧ膜１４までを形成した後、続いてＳＯＧ膜
１４表面にＮ2ガスを用いてプラズマ処理を施し、その
後第２のフッ素含有酸化膜１５を形成する。この様に、
ＳＯＧ膜１４表面にＮ2ガスを用いたプラズマ処理を施
すことにより、ＳＯＧ膜１４表層に窒素を含有させ、Ｓ
ｉ−Ｎの働きにより下層からの水分の透過を防止する。
このためＳＯＧ膜１４上に形成する第２のフッ素含有酸
化膜１５中のＳｉ−Ｆが下地ＳＯＧ膜１４との界面で下
層から透過した水分と反応して悪影響を及ぼすことが防
止され、ＳＯＧ膜１４とその上の第２のフッ素含有酸化
膜１５との密着性が向上し、上記実施の形態４と同様に
層間絶縁膜１６の信頼性がさらに向上するとともにこの
様な信頼性の高い層間絶縁膜１６が容易に形成できる。
態５について説明する。まず、上記実施の形態１と同様
にしてＳＯＧ膜１４までを形成した後、続いてＳＯＧ膜
１４表面にＮ2ガスを用いてプラズマ処理を施し、その
後第２のフッ素含有酸化膜１５を形成する。この様に、
ＳＯＧ膜１４表面にＮ2ガスを用いたプラズマ処理を施
すことにより、ＳＯＧ膜１４表層に窒素を含有させ、Ｓ
ｉ−Ｎの働きにより下層からの水分の透過を防止する。
このためＳＯＧ膜１４上に形成する第２のフッ素含有酸
化膜１５中のＳｉ−Ｆが下地ＳＯＧ膜１４との界面で下
層から透過した水分と反応して悪影響を及ぼすことが防
止され、ＳＯＧ膜１４とその上の第２のフッ素含有酸化
膜１５との密着性が向上し、上記実施の形態４と同様に
層間絶縁膜１６の信頼性がさらに向上するとともにこの
様な信頼性の高い層間絶縁膜１６が容易に形成できる。
【００３９】なお、上記実施の形態４および５は、ＳＯ
Ｇ膜１４下層の構造について上記実施の形態１を適用し
たものであるが、上記実施の形態２または３を適用して
も同様の効果を奏する。
Ｇ膜１４下層の構造について上記実施の形態１を適用し
たものであるが、上記実施の形態２または３を適用して
も同様の効果を奏する。
【００４０】
【発明の効果】以上の様に、この発明によると、配線層
間の層間絶縁膜が、フッ素を含むシリコン酸化膜と、そ
の上にフッ素を含まないシリコン酸化膜を介して形成さ
れたＳＯＧ膜とを有する積層構造であるため、低誘電率
で平坦化特性の良好な層間絶縁膜であって、しかもＳＯ
Ｇ膜と下地との密着性が良好で、ＳＯＧ膜に剥離やクラ
ックが発生することがない信頼性の高い層間絶縁膜が得
られる。
間の層間絶縁膜が、フッ素を含むシリコン酸化膜と、そ
の上にフッ素を含まないシリコン酸化膜を介して形成さ
れたＳＯＧ膜とを有する積層構造であるため、低誘電率
で平坦化特性の良好な層間絶縁膜であって、しかもＳＯ
Ｇ膜と下地との密着性が良好で、ＳＯＧ膜に剥離やクラ
ックが発生することがない信頼性の高い層間絶縁膜が得
られる。
【００４１】また、この発明によると、フッ素を含むシ
リコン酸化膜を堆積した後、その上にフッ素を含まない
シリコン酸化膜を堆積し、その上にシリコン化合物溶液
の塗布および熱処理によるＳＯＧ膜を形成して配線層間
の層間絶縁膜を形成するため、ＳＯＧ膜と下地との密着
性が向上し、ＳＯＧ膜に剥離やクラックが発生するのが
防止できた信頼性の高い層間絶縁膜が容易に形成でき
る。
リコン酸化膜を堆積した後、その上にフッ素を含まない
シリコン酸化膜を堆積し、その上にシリコン化合物溶液
の塗布および熱処理によるＳＯＧ膜を形成して配線層間
の層間絶縁膜を形成するため、ＳＯＧ膜と下地との密着
性が向上し、ＳＯＧ膜に剥離やクラックが発生するのが
防止できた信頼性の高い層間絶縁膜が容易に形成でき
る。
【００４２】また、この発明によると、フッ素を含むシ
リコン酸化膜とフッ素を含まないシリコン酸化膜とを、
同一反応室内で連続的に形成するため、上記効果を有す
る層間絶縁膜の形成がさらに容易になる。
リコン酸化膜とフッ素を含まないシリコン酸化膜とを、
同一反応室内で連続的に形成するため、上記効果を有す
る層間絶縁膜の形成がさらに容易になる。
【００４３】また、この発明によると、フッ素を含むシ
リコン酸化膜を堆積した後、フッ酸を用いたウェットエ
ッチング処理を施し、続いてＳＯＧ膜を形成して配線層
間の層間絶縁膜を形成するため、上記フッ素を含むシリ
コン酸化膜表層のフッ素が除去されて上層のＳＯＧ膜と
の密着性が向上し、ＳＯＧ膜に剥離やクラックが発生す
るのを防止できた信頼性の高い層間絶縁膜が容易に形成
できる。
リコン酸化膜を堆積した後、フッ酸を用いたウェットエ
ッチング処理を施し、続いてＳＯＧ膜を形成して配線層
間の層間絶縁膜を形成するため、上記フッ素を含むシリ
コン酸化膜表層のフッ素が除去されて上層のＳＯＧ膜と
の密着性が向上し、ＳＯＧ膜に剥離やクラックが発生す
るのを防止できた信頼性の高い層間絶縁膜が容易に形成
できる。
【００４４】また、この発明によると、フッ素を含むシ
リコン酸化膜を堆積した後、Ａｒ、Ｏ2またはＮ2のいず
れかを用いたプラズマ処理を施し、続いてＳＯＧ膜を形
成して配線層間の層間絶縁膜を形成するため、上記フッ
素を含むシリコン酸化膜表層のフッ素が除去されて上層
のＳＯＧ膜との密着性が向上し、ＳＯＧ膜に剥離やクラ
ックが発生するのを防止できる信頼性の高い層間絶縁膜
が容易に形成できる。
リコン酸化膜を堆積した後、Ａｒ、Ｏ2またはＮ2のいず
れかを用いたプラズマ処理を施し、続いてＳＯＧ膜を形
成して配線層間の層間絶縁膜を形成するため、上記フッ
素を含むシリコン酸化膜表層のフッ素が除去されて上層
のＳＯＧ膜との密着性が向上し、ＳＯＧ膜に剥離やクラ
ックが発生するのを防止できる信頼性の高い層間絶縁膜
が容易に形成できる。
【００４５】また、この発明によると、フッ素を含むシ
リコン酸化膜は、膜の表層部分のフッ素が除去されて表
面にシリコン酸化膜が形成され、しかも段差コーナー部
に傾斜が形成されたため、上層のＳＯＧ膜との密着性が
良好でＳＯＧ膜に剥離やクラックの発生するのを防止で
きるとともに平坦化特性の向上した、信頼性の高い高性
能な層間絶縁膜が得られる。
リコン酸化膜は、膜の表層部分のフッ素が除去されて表
面にシリコン酸化膜が形成され、しかも段差コーナー部
に傾斜が形成されたため、上層のＳＯＧ膜との密着性が
良好でＳＯＧ膜に剥離やクラックの発生するのを防止で
きるとともに平坦化特性の向上した、信頼性の高い高性
能な層間絶縁膜が得られる。
【００４６】また、この発明によると、フッ素を含むシ
リコン酸化膜を堆積した後、Ａｒを用いたスパッタエッ
チングを行い、続いてＳＯＧ膜を形成して配線層間の層
間絶縁膜を形成するため、上記の様な信頼性の高い高性
能な層間絶縁膜が容易に形成できる。
リコン酸化膜を堆積した後、Ａｒを用いたスパッタエッ
チングを行い、続いてＳＯＧ膜を形成して配線層間の層
間絶縁膜を形成するため、上記の様な信頼性の高い高性
能な層間絶縁膜が容易に形成できる。
【００４７】また、この発明によれば、配線層間の層間
絶縁膜が、フッ素を含むシリコン酸化膜と、その上にフ
ッ素を含まないシリコン酸化膜を介して形成されたＳＯ
Ｇ膜と、その上のシリコン酸化膜とで形成されているた
め、低誘電率で平坦化特性が良好で、ＳＯＧ膜と下地と
の密着性の良い、信頼性の高い高性能な層間絶縁膜が得
られる。
絶縁膜が、フッ素を含むシリコン酸化膜と、その上にフ
ッ素を含まないシリコン酸化膜を介して形成されたＳＯ
Ｇ膜と、その上のシリコン酸化膜とで形成されているた
め、低誘電率で平坦化特性が良好で、ＳＯＧ膜と下地と
の密着性の良い、信頼性の高い高性能な層間絶縁膜が得
られる。
【００４８】また、この発明によると、ＳＯＧ膜上にフ
ッ素を含まないシリコン酸化膜を介してフッ素を含むシ
リコン酸化膜が形成されたため、ＳＯＧ膜と上層との密
着性も向上しさらに信頼性の高い層間絶縁膜が得られ
る。
ッ素を含まないシリコン酸化膜を介してフッ素を含むシ
リコン酸化膜が形成されたため、ＳＯＧ膜と上層との密
着性も向上しさらに信頼性の高い層間絶縁膜が得られ
る。
【００４９】また、この発明によると、ＳＯＧ膜を形成
した後、Ｎ2を用いたプラズマ処理を施し、続いてフッ
素を含むシリコン酸化膜を形成するため、ＳＯＧ膜と上
層との密着性も向上し、さらに信頼性の高い層間絶縁膜
が容易に形成できる。
した後、Ｎ2を用いたプラズマ処理を施し、続いてフッ
素を含むシリコン酸化膜を形成するため、ＳＯＧ膜と上
層との密着性も向上し、さらに信頼性の高い層間絶縁膜
が容易に形成できる。
【図１】 この発明の実施の形態１による半導体装置の
構造を示す断面図である。
構造を示す断面図である。
【図２】 この発明の実施の形態１による半導体装置の
製造方法を示す断面図である。
製造方法を示す断面図である。
【図３】 この発明の実施の形態２による半導体装置の
製造方法を示す断面図である。
製造方法を示す断面図である。
【図４】 この発明の実施の形態３による半導体装置の
製造方法を示す断面図である。
製造方法を示す断面図である。
【図５】 この発明の実施の形態４による半導体装置の
構造を示す断面図である。
構造を示す断面図である。
【図６】 従来の半導体装置の構造を示す断面図であ
る。
る。
【図７】 従来の半導体装置の問題点を説明する断面図
である。
である。
１ 半導体基板、３ 第１の配線層、９ 上層配線層と
しての第２の配線層、１２，１２ａ，１２ｂ 第１のフ
ッ素を含むシリコン酸化膜、１３ フッ素を含まないシ
リコン酸化膜、１３ａ，１３ｂ フッ素を含まないシリ
コン酸化膜としてのシリコン酸化膜層、１４ スピンオ
ングラス膜（ＳＯＧ膜）、１４ａ シリコン化合物溶液
としての塗布液、１５ 第２のフッ素を含むシリコン酸
化膜、１６ 層間絶縁膜、１７ 傾斜。
しての第２の配線層、１２，１２ａ，１２ｂ 第１のフ
ッ素を含むシリコン酸化膜、１３ フッ素を含まないシ
リコン酸化膜、１３ａ，１３ｂ フッ素を含まないシリ
コン酸化膜としてのシリコン酸化膜層、１４ スピンオ
ングラス膜（ＳＯＧ膜）、１４ａ シリコン化合物溶液
としての塗布液、１５ 第２のフッ素を含むシリコン酸
化膜、１６ 層間絶縁膜、１７ 傾斜。
Claims (10)
- 【請求項１】 半導体基板上に、配線層と、この配線層
上に層間絶縁膜を介して形成された上層配線層とを有す
る半導体装置において、上記層間絶縁膜が、フッ素を含
むシリコン酸化膜と、このフッ素を含むシリコン酸化膜
上に接して形成されたフッ素を含まないシリコン酸化膜
と、このフッ素を含まないシリコン酸化膜上に接して形
成されたスピンオングラス膜とを有する積層構造である
ことを特徴とする半導体装置。 - 【請求項２】 半導体基板上に配線層を形成した後、全
面にフッ素を含むシリコン酸化膜を堆積する第１の工程
と、このフッ素を含むシリコン酸化膜上の全面にフッ素
を含まないシリコン酸化膜を堆積する第２の工程と、こ
のフッ素を含まないシリコン酸化膜上の全面にシリコン
化合物溶液の塗布および熱処理によりスピンオングラス
膜を形成する第３の工程と、その後上層配線層を形成す
る第４の工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項３】 フッ素を含むシリコン酸化膜とフッ素を
含まないシリコン酸化膜とを、同一反応室内で連続的に
形成することを特徴とする請求項２記載の半導体装置の
製造方法。 - 【請求項４】 半導体基板上に配線層を形成した後、全
面にフッ素を含むシリコン酸化膜を堆積する第１の工程
と、上記フッ素を含むシリコン酸化膜表面にフッ素を用
いてウェットエッチング処理を施す第２の工程と、続い
て全面にシリコン化合物溶液の塗布および熱処理により
スピンオングラス膜を形成する第３の工程と、その後上
層配線層を形成する第４の工程とを有することを特徴と
する半導体装置の製造方法。 - 【請求項５】 半導体基板上に配線層を形成した後、全
面にフッ素を含むシリコン酸化膜を堆積する第１の工程
と、上記フッ素を含むシリコン酸化膜表面に、Ａｒ、Ｏ
2またはＮ2のいずれかを用いたプラズマ処理を施す第２
の工程と、続いて全面にシリコン化合物溶液の塗布およ
び熱処理によりスピンオングラス膜を形成する第３の工
程と、その後上層配線層を形成する第４の工程とを有す
ることを特徴とする半導体装置の製造方法。 - 【請求項６】 半導体基板上に、配線層と、この配線層
上に層間絶縁膜を介して形成された上層配線層とを有す
る半導体装置において、上記層間絶縁膜が、フッ素を含
むシリコン酸化膜上にスピンオングラス膜が形成された
積層構造であって、上記フッ素を含むシリコン酸化膜
は、膜の表層部分のフッ素が除去されて表面にシリコン
酸化膜が形成され、しかも段差コーナー部に傾斜が形成
されたことを特徴とする半導体装置。 - 【請求項７】 半導体基板上に配線層を形成した後、全
面にフッ素を含むシリコン酸化膜を堆積する第１の工程
と、上記フッ素を含むシリコン酸化膜表面に、Ａｒを用
いたスパッタエッチングを行う第２の工程と、続いて全
面にシリコン化合物溶液の塗布および熱処理によりスピ
ンオングラス膜を形成する第３の工程と、その後上層配
線層を形成する第４の工程とを有することを特徴とする
請求項６記載の半導体装置の製造方法。 - 【請求項８】 層間絶縁膜が、フッ素を含むシリコン酸
化膜と、このフッ素を含むシリコン酸化膜上にフッ素を
含まないシリコン酸化膜を介して形成されたスピンオン
グラス膜と、このスピンオングラス膜上に形成されたシ
リコン酸化膜とで構成されたことを特徴とする請求項１
記載の半導体装置。 - 【請求項９】 スピンオングラス膜上に形成されたシリ
コン酸化膜が、上記スピンオングラス膜上に接して形成
されたフッ素を含まないシリコン酸化膜と、このフッ素
を含まないシリコン酸化膜上に接して形成されたフッ素
を含むシリコン酸化膜とで構成されたことを特徴とする
請求項８記載の半導体装置。 - 【請求項１０】 スピンオングラス膜を形成する第３の
工程の後、上記スピンオングラス膜表面に、Ｎ2を用い
たプラズマ処理を施し、続いて全面にフッ素を含むシリ
コン酸化膜を堆積した後、上層配線層を形成する第４の
工程を行うことを特徴とする請求項２〜５または７のい
ずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30568095A JPH09148321A (ja) | 1995-11-24 | 1995-11-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30568095A JPH09148321A (ja) | 1995-11-24 | 1995-11-24 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148321A true JPH09148321A (ja) | 1997-06-06 |
Family
ID=17948069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30568095A Pending JPH09148321A (ja) | 1995-11-24 | 1995-11-24 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09148321A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100327145B1 (ko) * | 1998-06-02 | 2002-03-13 | 가네꼬 히사시 | 반도체 장치 및 그 제조 방법 |
| JP2002370059A (ja) * | 2001-03-13 | 2002-12-24 | Tokyo Electron Ltd | 膜形成方法及び膜形成装置 |
| US7862885B2 (en) * | 2003-05-19 | 2011-01-04 | Ziptronix, Inc. | Method of room temperature covalent bonding |
| US12424584B2 (en) | 2020-10-29 | 2025-09-23 | Adeia Semiconductor Bonding Technologies Inc. | Direct bonding methods and structures |
-
1995
- 1995-11-24 JP JP30568095A patent/JPH09148321A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100327145B1 (ko) * | 1998-06-02 | 2002-03-13 | 가네꼬 히사시 | 반도체 장치 및 그 제조 방법 |
| JP2002370059A (ja) * | 2001-03-13 | 2002-12-24 | Tokyo Electron Ltd | 膜形成方法及び膜形成装置 |
| US7862885B2 (en) * | 2003-05-19 | 2011-01-04 | Ziptronix, Inc. | Method of room temperature covalent bonding |
| US8163373B2 (en) | 2003-05-19 | 2012-04-24 | Ziptronix, Inc. | Method of room temperature covalent bonding |
| US8841002B2 (en) | 2003-05-19 | 2014-09-23 | Ziptronix, Inc. | Method of room temperature covalent bonding |
| US10434749B2 (en) | 2003-05-19 | 2019-10-08 | Invensas Bonding Technologies, Inc. | Method of room temperature covalent bonding |
| US11760059B2 (en) | 2003-05-19 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Method of room temperature covalent bonding |
| US12424584B2 (en) | 2020-10-29 | 2025-09-23 | Adeia Semiconductor Bonding Technologies Inc. | Direct bonding methods and structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426076A (en) | Dielectric deposition and cleaning process for improved gap filling and device planarization | |
| JP2518435B2 (ja) | 多層配線形成法 | |
| JP2973905B2 (ja) | 半導体装置の製造方法 | |
| JP3362662B2 (ja) | 半導体装置の製造方法 | |
| CN1097303C (zh) | 一种制造半导体器件的方法 | |
| JPH10173052A (ja) | 半導体装置及びその製造方法 | |
| JPH09148321A (ja) | 半導体装置およびその製造方法 | |
| JPH0936117A (ja) | 多層配線形成法 | |
| JP2000058641A (ja) | 半導体装置、その製造方法及び層間絶縁膜の形成方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH08306681A (ja) | 平坦化塗布絶縁膜の形成方法 | |
| JP2000223485A (ja) | 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法 | |
| JPH0330992B2 (ja) | ||
| JP2646878B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07240466A (ja) | 半導体装置の製造方法 | |
| JPH0712040B2 (ja) | 半導体装置の製造方法 | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| JP2908200B2 (ja) | 半導体装置の製造方法 | |
| JPH06349951A (ja) | 半導体装置の製造方法 | |
| JPH08203892A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| JPH03237722A (ja) | 多層配線の平坦化方法 | |
| JPH0638456B2 (ja) | 半導体装置の製造方法 | |
| JPH0513407A (ja) | 半導体装置およびその製造方法 | |
| JPH04107924A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |