JPH01258455A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01258455A JPH01258455A JP63086562A JP8656288A JPH01258455A JP H01258455 A JPH01258455 A JP H01258455A JP 63086562 A JP63086562 A JP 63086562A JP 8656288 A JP8656288 A JP 8656288A JP H01258455 A JPH01258455 A JP H01258455A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- mounting
- package
- diameter
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に、実装基板に面付は
実装される面付は実装用リードを備えた半導体装置に適
用して有効な技術に関するものである。
実装される面付は実装用リードを備えた半導体装置に適
用して有効な技術に関するものである。
半導体装置の一つに、リードのピッチ（リードの中心か
ら隣りのリードの中心までの間隔）をできるだけ小さく
してパッケージを小型にするため、アウターリードの実
装部を実装基板に面付は実装するようにした面付は実装
型の半導体装置がある。
ら隣りのリードの中心までの間隔）をできるだけ小さく
してパッケージを小型にするため、アウターリードの実
装部を実装基板に面付は実装するようにした面付は実装
型の半導体装置がある。
この半導体装置の前記アウターリードは、根本の部分す
なわちパッケージから出たところの径と、先端の径が同
じにされていた。このような面付は実装型の半導体装置
は特開昭６１−１２０４４９号に開示されている。
なわちパッケージから出たところの径と、先端の径が同
じにされていた。このような面付は実装型の半導体装置
は特開昭６１−１２０４４９号に開示されている。
本発明者は、前記面付は実装型半導体装置のアウターリ
ードについて検討した結果１次の問題点を見出した。
ードについて検討した結果１次の問題点を見出した。
すなわち、前記のようにアウターリードの根本と先端の
径が同じになっていると、リードの本数が増えてピッチ
が小さくなったとき、リードの実装部と実装部の間隔が
非常°に狭くなり、実装部を実装基板の電極に半田で接
続するとき、実装部同志が半田でショート（ブリッジ）
し易くなるという問題があった。そこで、リードの実装
部の間隔を広くするため、リード全体を細くするとリー
ドの機械的強度が弱くなり、半導体装置の搬送時や実装
時にリードが曲り易くなるという問題があった。
径が同じになっていると、リードの本数が増えてピッチ
が小さくなったとき、リードの実装部と実装部の間隔が
非常°に狭くなり、実装部を実装基板の電極に半田で接
続するとき、実装部同志が半田でショート（ブリッジ）
し易くなるという問題があった。そこで、リードの実装
部の間隔を広くするため、リード全体を細くするとリー
ドの機械的強度が弱くなり、半導体装置の搬送時や実装
時にリードが曲り易くなるという問題があった。
本発明の目的は、半導体装置のリードの機械的強度を向
上し、またリードの実装部間のショートを（ブリッジ）
を低減して実装の信頼性を向上することができる技術を
提供することにある。
上し、またリードの実装部間のショートを（ブリッジ）
を低減して実装の信頼性を向上することができる技術を
提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
（課題を解決するための手段〕
本願において開示される発明のうち１代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、実装基板に面付は実装される面付は実装用リ
ードを備えた半導体装置において、前記面付は実装用リ
ードの実装部を先に行くほど細くしたものである。
ードを備えた半導体装置において、前記面付は実装用リ
ードの実装部を先に行くほど細くしたものである。
上述した手段によれば、リードの径が根本から先端まで
同じ場合よりリードの実装部の間隔が広くなるので、実
装時のリードの間が半田でショート（ブリッジ）しにく
くなり、実装の信頼性を向上することができる。また、
リードの根本の径が先端より太くなっていることから、
リードの根本から先端までの全体を細くしてリードの実
装部の間隔を広くした場合よりリードの機械的強度を向
上することができる。
同じ場合よりリードの実装部の間隔が広くなるので、実
装時のリードの間が半田でショート（ブリッジ）しにく
くなり、実装の信頼性を向上することができる。また、
リードの根本の径が先端より太くなっていることから、
リードの根本から先端までの全体を細くしてリードの実
装部の間隔を広くした場合よりリードの機械的強度を向
上することができる。
以下、本発明の実施例Ｉを図面を用いて説明する。
第１図は１本発明の実施例■の半導体装置の平面図、
第２図は、第１図に示した半導体装置のｎ−ｎ切断線に
おける断面図である。
おける断面図である。
第１図及び第２図において、１は例えばレジンからなる
樹脂封止型パッケージであり、中に半導体チップ２が封
止されている。半導体チップ２は例えばＡｇペース等の
接着剤３によってタブ５４に接着されている。パッケー
ジ１の両側部からは、それぞれ複数本のり−ド５５が出
ている。リード５５のパッケージ１の中に入っている部
分（インナーリード）と、半導体チップ２の図示されて
いないポンディングパッドとの間は、例えば金（Ａｕ）
からなるボンディングワイヤ４で接続されている。
樹脂封止型パッケージであり、中に半導体チップ２が封
止されている。半導体チップ２は例えばＡｇペース等の
接着剤３によってタブ５４に接着されている。パッケー
ジ１の両側部からは、それぞれ複数本のり−ド５５が出
ている。リード５５のパッケージ１の中に入っている部
分（インナーリード）と、半導体チップ２の図示されて
いないポンディングパッドとの間は、例えば金（Ａｕ）
からなるボンディングワイヤ４で接続されている。
前記イナーリードのボンディングワイヤ４が接続されて
いる表面には銀（Ａｇ）メツキが形成しである。５５Ａ
はリード５５の実装部であり、実装基板６（第３図乃至
第５図参照）のパッド電極（端子）７に面付けされる部
分である。
いる表面には銀（Ａｇ）メツキが形成しである。５５Ａ
はリード５５の実装部であり、実装基板６（第３図乃至
第５図参照）のパッド電極（端子）７に面付けされる部
分である。
次に、第１図の一点鎖線で囲んだ部分■を第３図に拡大
して示す。
して示す。
第４図は、第３図に示したリードの正面図、第５図は、
第３図に示したリードの側面図である。
第３図に示したリードの側面図である。
第３図乃至第５図において、６は実装基板であり、それ
ぞれのり−ド５５の実装部５５Ａに対応した位置にパッ
ド電極７が設けられている。
ぞれのり−ド５５の実装部５５Ａに対応した位置にパッ
ド電極７が設けられている。
本実施例Ｉの半導体装置のリード５５は、アウターリー
ドの根本の径Ω３より実装部５５Ａのパッケージ１側の
径Ω２か細く、さらに径Ｑ２より実装部５５Ａの先端の
径ρ３か細くなっている。このようにアウターリードの
平面の形状は、楔形すなわちパッケージ１側の端部から
先端に行くにしたがってしだいに細くなっている。ここ
で、前記り一ド５５のパッケージ１側の径ａ３は、例え
ば０．２ｍｍ程度あるいはそれ以下である。また、リー
ド５５の間のピッチＬ（第４図参照）は、例えば０゜５
ｍｍ以下である。前記実装部５５Ａは半田８でパッド電
極７に面付けされている。８Ａは実装時に、半田８の実
装部５５Ａの側面に表面張力ではい上がった三方状（メ
ニスカス）の部分である。
ドの根本の径Ω３より実装部５５Ａのパッケージ１側の
径Ω２か細く、さらに径Ｑ２より実装部５５Ａの先端の
径ρ３か細くなっている。このようにアウターリードの
平面の形状は、楔形すなわちパッケージ１側の端部から
先端に行くにしたがってしだいに細くなっている。ここ
で、前記り一ド５５のパッケージ１側の径ａ３は、例え
ば０．２ｍｍ程度あるいはそれ以下である。また、リー
ド５５の間のピッチＬ（第４図参照）は、例えば０゜５
ｍｍ以下である。前記実装部５５Ａは半田８でパッド電
極７に面付けされている。８Ａは実装時に、半田８の実
装部５５Ａの側面に表面張力ではい上がった三方状（メ
ニスカス）の部分である。
次に、本実施例■の半導体装置の組立方法を簡単に説明
する。
する。
本実施例Ｉの半導体装置に用いたリードフレームは、例
えば第６図に示すような構造をしている。
えば第６図に示すような構造をしている。
第６図は１本実施例夏の半導体装置に用いたリードフレ
ームの一例を示した平面図である。
ームの一例を示した平面図である。
第６図において、５０はリードフレームであり、外枠５
１．ダムバー５２．タブ吊りリード５３．タブ５４から
なっている。このリードフレーム５０は、例えば銅（Ｃ
ｕ）、またはニッケル（Ｎｉ）と鉄（Ｆｅ）の合金、ま
たは鉄（Ｆｅ）、またはアルミニラム（ＡΩ）の合金等
からなる基体の表面に錫（Ｓｎ）メツキを形成し、この
上にニッケル（Ｎｉ）メツキを形成し、さらにインナー
リードのボンディングワイヤ４が接続される部分に銀（
Ａｇ）メツキを形成したものからなっている。そして、
リード５５は、アウターリードの部分（破線で囲んだ部
分１より外の部分）が先に行くほどすなわち外枠５１に
近ずくほど細くなっている。このリードフレーム５０の
タブ５４の上に銀（Ａｇ）ペースト等の接着剤３で半導
体チップ２を接着する。この後、ボンディングワイヤ４
の一端を半導体チップ２のポンディングパッドに例えば
ウェッジ・ポールボンディング法で接続し、他端を超音
波振動を併用した熱圧着で接続する１次に、破線で囲ん
だ部分１をレジンでモールドしてパッケージ１を形成し
。
１．ダムバー５２．タブ吊りリード５３．タブ５４から
なっている。このリードフレーム５０は、例えば銅（Ｃ
ｕ）、またはニッケル（Ｎｉ）と鉄（Ｆｅ）の合金、ま
たは鉄（Ｆｅ）、またはアルミニラム（ＡΩ）の合金等
からなる基体の表面に錫（Ｓｎ）メツキを形成し、この
上にニッケル（Ｎｉ）メツキを形成し、さらにインナー
リードのボンディングワイヤ４が接続される部分に銀（
Ａｇ）メツキを形成したものからなっている。そして、
リード５５は、アウターリードの部分（破線で囲んだ部
分１より外の部分）が先に行くほどすなわち外枠５１に
近ずくほど細くなっている。このリードフレーム５０の
タブ５４の上に銀（Ａｇ）ペースト等の接着剤３で半導
体チップ２を接着する。この後、ボンディングワイヤ４
の一端を半導体チップ２のポンディングパッドに例えば
ウェッジ・ポールボンディング法で接続し、他端を超音
波振動を併用した熱圧着で接続する１次に、破線で囲ん
だ部分１をレジンでモールドしてパッケージ１を形成し
。
この後、リードフレーム５０から外枠５１．ダムバー５
２を切り落す。次に、リード５５のアウターリードの部
分を所定の形状に成形した後、そのアウターリードに例
えばディッピング法で半田メツキをする。この後、実装
基板６のパッド電極７の上にリード５５の実装部５５Ａ
を接続する。この接続は、予じめパッド電極７の上に半
田層８を形成しておき。
２を切り落す。次に、リード５５のアウターリードの部
分を所定の形状に成形した後、そのアウターリードに例
えばディッピング法で半田メツキをする。この後、実装
基板６のパッド電極７の上にリード５５の実装部５５Ａ
を接続する。この接続は、予じめパッド電極７の上に半
田層８を形成しておき。
この上に例えば接着剤等で前記実装部５５Ａを仮止めし
た後、リフロー炉の中で１５０〜３００℃に加熱して行
う、または、ベーパフェイズ・ソルダリング法、赤外線
リフロー法、ヒートコレット法等で前記実装部５５Ａと
実装基板６のパッド電極７を接続するようにしてもよい
。
た後、リフロー炉の中で１５０〜３００℃に加熱して行
う、または、ベーパフェイズ・ソルダリング法、赤外線
リフロー法、ヒートコレット法等で前記実装部５５Ａと
実装基板６のパッド電極７を接続するようにしてもよい
。
以上の説明から分るように、本実施例■によれば、実装
基板６に面付は実装される面付は実装用リード５５を備
えた半導体装置において、前記面付は実装用リード５５
の実装部５５Ａを先端に行くほど細くしたことにより、
アウターリードの径が根本から先端まで同じ（ｆｌ３−
ＦＩ２＝Ｑ１）場合より実装部５５Ａと実装部５５Ａの
間隔を広くできる。これにより、実装時に実装部５５Ａ
の間が半田でショート（ブリッジ）するのが低減される
ので、実装の信頼性を向上することができる。
基板６に面付は実装される面付は実装用リード５５を備
えた半導体装置において、前記面付は実装用リード５５
の実装部５５Ａを先端に行くほど細くしたことにより、
アウターリードの径が根本から先端まで同じ（ｆｌ３−
ＦＩ２＝Ｑ１）場合より実装部５５Ａと実装部５５Ａの
間隔を広くできる。これにより、実装時に実装部５５Ａ
の間が半田でショート（ブリッジ）するのが低減される
ので、実装の信頼性を向上することができる。
また、前記のように、実装部５５Ａの間隔が広くなるの
で、実装部５５Ａの側部に厚いメニスカスの部分８Ａを
形成できる。これにより、実装部５５Ａとパッド電極７
の接続の機械的強度を強くできる。
で、実装部５５Ａの側部に厚いメニスカスの部分８Ａを
形成できる。これにより、実装部５５Ａとパッド電極７
の接続の機械的強度を強くできる。
また、リード５５の根本の径が先端より太くなっている
（ｆｌ ３）［１）ことから、リード５５の根本から先
端までの全体を細くしてリード５５の実装部５５Ａの間
隔を広くした場合よりリード５５の機械的強度を向上す
ることができる。これにより、半導体装置の搬送時や実
装時等にアウターリードが曲りにくくなるので、実装部
５５Ａとパッド電極７とを確実に接続することができ、
信頼性を向上することができる。
（ｆｌ ３）［１）ことから、リード５５の根本から先
端までの全体を細くしてリード５５の実装部５５Ａの間
隔を広くした場合よりリード５５の機械的強度を向上す
ることができる。これにより、半導体装置の搬送時や実
装時等にアウターリードが曲りにくくなるので、実装部
５５Ａとパッド電極７とを確実に接続することができ、
信頼性を向上することができる。
第７図は、本発明の実施例■の半導体装置のリードの平
面図、 第８図は、第７図の■−■切断線における断面図である
。
面図、 第８図は、第７図の■−■切断線における断面図である
。
本実施例■の半導体装置のリード５５は、第７図及び第
８図に示すように、パッケージ１から出たところから実
装部５５Ａのパッケージ１側の端部までを同じ径（Ω２
＝Ｑ３）にし、実装部５５Ａのみを先端に行くほど細く
して、ρ２〉Ｑｌにしたものである。
８図に示すように、パッケージ１から出たところから実
装部５５Ａのパッケージ１側の端部までを同じ径（Ω２
＝Ｑ３）にし、実装部５５Ａのみを先端に行くほど細く
して、ρ２〉Ｑｌにしたものである。
本実施例■においても、前記実施例Ｉと同様の効果を得
ることができる。
ることができる。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
例えば、パッケージ１はセラミックでもよく。
またリード５５はパッケージ１の両側のみならず例えば
特開昭６１−２４１９５３号に開示されているように四
方向の全てに設けられてもよい。
特開昭６１−２４１９５３号に開示されているように四
方向の全てに設けられてもよい。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
リードの径が根本から先端まで同じ場合よりリードの実
装部の間隔が広くなるので、実装時のリードの間が半田
でショート（ブリッジ）シ辷＜＜なり、実装の信頼性を
向上することができる。また、リードの根本の径が先端
より太くなっていることから、リードの根本から先端ま
での全体を細くしてリードの実装部の間隔を広くした場
合よりリードの機械的強度を向上することができる。
装部の間隔が広くなるので、実装時のリードの間が半田
でショート（ブリッジ）シ辷＜＜なり、実装の信頼性を
向上することができる。また、リードの根本の径が先端
より太くなっていることから、リードの根本から先端ま
での全体を細くしてリードの実装部の間隔を広くした場
合よりリードの機械的強度を向上することができる。
第１図は、本発明の実施例Ｉの半導体装置の平面図、
第２図は、第１図に示した半導体装置の■−■切断線に
おける断面図、 第３図は、第１図の一点鎖線で囲んだ部分■の拡大平面
図。 第４図は、第３図に示したリードの正面図、第５図は、
第３図に示したリードの側面図、第６図は、本実施例Ｉ
の半導体装置の製造工程で用いるリードフレームの一例
を示した平面図、第７図は、本発明の実施例■の半導体
装置のリードの平面図、 第８図は、第７図の■−■切断線における断面図である
。 図中、１・・・パッケージ、２・・・半導体チップ、３
・・・接着剤、４・・・ボンディングワイヤ、６・・実
装基板、７・・・パッド電極、８・・・半田、８Ａ・・
・メニスカスの部分、５０・・・リードフレーム、５１
・・・外枠、５２・・・ダムバー、５３・・・タブリー
ド、５４・・・タブ、５５・・・リード、５５Ａ・・・
実装部である。
おける断面図、 第３図は、第１図の一点鎖線で囲んだ部分■の拡大平面
図。 第４図は、第３図に示したリードの正面図、第５図は、
第３図に示したリードの側面図、第６図は、本実施例Ｉ
の半導体装置の製造工程で用いるリードフレームの一例
を示した平面図、第７図は、本発明の実施例■の半導体
装置のリードの平面図、 第８図は、第７図の■−■切断線における断面図である
。 図中、１・・・パッケージ、２・・・半導体チップ、３
・・・接着剤、４・・・ボンディングワイヤ、６・・実
装基板、７・・・パッド電極、８・・・半田、８Ａ・・
・メニスカスの部分、５０・・・リードフレーム、５１
・・・外枠、５２・・・ダムバー、５３・・・タブリー
ド、５４・・・タブ、５５・・・リード、５５Ａ・・・
実装部である。
Claims (1)
- １、実装基板に面付け実装される面付け実装用リードを
備えた半導体装置において、前記面付け実装用リードの
実装部が先端に行くほど細くされていることを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63086562A JPH01258455A (ja) | 1988-04-08 | 1988-04-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63086562A JPH01258455A (ja) | 1988-04-08 | 1988-04-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01258455A true JPH01258455A (ja) | 1989-10-16 |
Family
ID=13890452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63086562A Pending JPH01258455A (ja) | 1988-04-08 | 1988-04-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01258455A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08195462A (ja) * | 1995-01-18 | 1996-07-30 | Nec Corp | 樹脂封止型半導体装置用リードフレームおよび樹脂封止型半導体装置の製造方法 |
| US5877937A (en) * | 1995-12-28 | 1999-03-02 | Rohm Co., Ltd. | Encapsulated semiconductor device and electronic circuit board mounting same |
-
1988
- 1988-04-08 JP JP63086562A patent/JPH01258455A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08195462A (ja) * | 1995-01-18 | 1996-07-30 | Nec Corp | 樹脂封止型半導体装置用リードフレームおよび樹脂封止型半導体装置の製造方法 |
| US5877937A (en) * | 1995-12-28 | 1999-03-02 | Rohm Co., Ltd. | Encapsulated semiconductor device and electronic circuit board mounting same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080087996A1 (en) | Semiconductor device and manufacturing method of the same | |
| JP2002299540A (ja) | 半導体装置およびその製造方法 | |
| JPS60167454A (ja) | 半導体装置 | |
| JPH01258455A (ja) | 半導体装置 | |
| JP2596542B2 (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JPS60241241A (ja) | 半導体装置 | |
| JPH02110960A (ja) | 半導体装置 | |
| JP2004335947A (ja) | 半導体装置及び半導体装置の作製方法 | |
| JPH0228356A (ja) | 表面実装型半導体装置及びその製造方法 | |
| JP2018152390A (ja) | 電子部品および電子部品の製造方法 | |
| JPH02184059A (ja) | ミニモールド型半導体装置とリードフレーム及びミニモールド型半導体装置の製造方法 | |
| JPS62213270A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH0290662A (ja) | リードフレームのインナーリード | |
| JPH07130937A (ja) | 表面実装型半導体装置およびその製造に用いるリードフレーム | |
| JPH05145004A (ja) | 半導体装置の製造方法 | |
| JPH0341475Y2 (ja) | ||
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JPH0526761Y2 (ja) | ||
| JPH0613434A (ja) | 半導体装置用フィルムキャリア | |
| JP3540249B2 (ja) | 半導体デバイスパッケージの外部リードを外部電極に接続する方法 | |
| JP2743567B2 (ja) | 樹脂封止型集積回路 | |
| JPH07176676A (ja) | 半導体装置 | |
| JP2001015666A (ja) | 半導体装置及びその製造方法 | |
| JPS62169461A (ja) | 半導体装置 | |
| JPH11340373A (ja) | 薄小型樹脂封止パッケージ |