JPH01259715A - デジタル保護リレー装置およびその自動点検方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、主検出リレーとフェイルセーフリレーにより
構成されるデジタル保護リレー装置の自動監視回路に関
する。

（従来の技術） 電力系統では保護リレー装置が万一不具合動作をした場
合、その影響が大きく、最悪の場合系統崩壊にもつなが
りかねないため、なによりも動作信頼度の向上が重要で
ある。

保護リレー装置の不良はその影響と対策面から見て分類
すると ■動作すべきときに動作しない不良（誤不動作不良） ■動作してはいけないときに動作する不良（誤動作不良
） とに分けられるので、アナログ保護リレー装置では、誤
不動作側の不良を発見することを主目的とした自動点検
機能と、誤動作側の不良発見を目的とした常時監視機能
を具備するのが一般的である。

そして、これらの両機能を総称して自動監視機能と呼ん
でいる。

第３図にアナログ保護リレー装置の構成例を示す。

第３図の自動監視回路２１は前述の主検出リレー２３又
は同出力接点２４およびフェイルセーフリレー２５又は
同出力接点２６の誤動作不良を発見する常時監視機能と
自動点検時にトリップロック用常閉接点２２を開路し、
主検出リレー２３およびフェイルセーフリレー２５に点
検入力印加とその結果の確認を行う自動点検の機能を持
っている。

この自動点検は、各リレー要素ごとに入力を時系列的に
印加して、その動作、復帰を確認する方法がとられてい
た。これはアナログ保護リレー装置の場合、リレーのハ
ードウェア二二ッ１−が各要素、各目的ごとに独立に構
成されていたためである。また自動監視回路は主検出リ
レーおよびフェイルセーフリレーとは別置のハードウェ
アで構成され、自動監視専用のハード量は、保護リレー
装置全体の２５〜３０％を占めていた。

デジタル保護リレー装置の場合も、信頼度向上をはかる
ための基本策は、アナログ形で採用されてきた方策と同
じであるが、リレー演算処理部がマイクロプロセッサ（
以下ＣＰＵという）を中心に構成されているので、その
演算処理機能を活用することにより、リレー装置を構成
する大部分のハードウェアブロックの健否を自己診断技
術によってチエツクすることが可能である。

即ち、デジタル保護リレー装置ではアナログ保護リレー
装置で採られてきた自動監視機能と同じ目的を持った機
能を自己診断手法を主体に達成している。

この診断機能の個々の手法のうち、リレー機能を中継せ
ずに行うものを常時監視、リレー機能を中断しトリップ
ロックした上で行うものを自動点検と呼んでいる。

デジタル保護リレー装置では前述のように大部分の装置
不良は自己診断技術の活用による常時監視で検出できる
。このためリレー機能を中断してしか実施できない自動
点検の適用は通常、アナログ入力回路部に点検＠流を印
加し、内部に演算処理機能をもつことから、データの最
小分解能の精度でのハードウェアブロックの点検と、引
外し回路用接点のような常時開路している回路について
演算処理ＣＰＵより強制動作出力を発し、最終段接点情
報をＣＰＵ部へ取込み点検を行う方法がとられている。

この診断を実行するには診断のための制御や判定処理を
行うハードウェアを別置する方式と、リレー演算処理部
であるマイクロプロセッサの演算処理能力を活用する方
法があるが、前述のごとく、デジタル保護リレー装置の
特徴を生かして、別置ハードを付加しない方式がとられ
ている。

デジタル保護リレー装置の構成は、アナログ保護リレー
装置と同様に主検出リレーとは別のハードウェアで構成
したフェイルセーフリレーを備え２１個の部品不良では
誤動作に至らないようにしている基本構成は同じである
が、前述の如く自動監視回路、特に自動点検機能を主検
出リレーにもたせる構成が多い。

第４図に従来のデジタル保護リレー装置の構成例を示す
６主検出リレー１と別ハードウェアで構成したフェイル
セーフリレー２より構成される。

主検出リレー１はリレー演算処理および自動監視処理を
行うＣＰＵ３とその結果を出力回路４により構成され、
リレー演算処理結果による出力又は。

自動点検時の強制動作出力とにより最終段出力リレー接
点８を閉路させる。また自動点検時はトリップロック用
常閉接点７を閉路し主検出リレーの自動点検処理を行う
と共にフェイルセーフリレー２に点検指令Ｖを印加する
機能を持つ。

フェイルセーフリレー２は、主にリレー演算処理を行う
ＣＰＵ５とその結果を出力する出力回路６により構成さ
れ、リレー演算処理結果による出力又は上記点検指令■
による自動点検時の強制動作出力とにより最終段出力リ
レー接点９を閉路させる。

（発明が解決しようとする課題） 上述の構成を持つデジタル保護リレー装置は、主検出リ
レーとフェイルセーフリレーで夫々独立したハードウェ
アにより構成されているが、前述の如く自動点検の制御
を通じての主検出リレーとフェイルセーフリレーとの結
合がある。

これは、第３図において主検出リレー１のＣＰＵ３の演
算機能が不良（例えばＣＰＵ暴走）が発生すると、ＣＰ
Ｕ３は所定プログラムにしたがった動作ができず、出力
回路４に不定の出力を発し、フェイルセーフリレー２に
も不定に点検指令Ｖを印加することがある。このＣＰＵ
暴走によりＣＰＵ３が出力回路４にトリップロック用接
点に出力せず、最終段出力リレー８に出力を発して、フ
ェイルセーフリレー２に点検指令Ｖを印加すると同ＣＰ
Ｕ５は点検指令と判断し、出力回路６に強制動作出力を
発する。この出力により最終段出力リレー９が開路する
ことになる。これはトリップロック用接点７閉路、最終
段出力リレー８および９閉路となりデジタル保護リレー
装置の不具合動作（誤しゃ断又は誤投入）となり、この
影響は大きく、最悪の場合電力系統崩壊にもつながる。

よって本発明は、上記問題を解決することを目的として
なされるものであり、デジタル保護リレー装置の特徴を
生かした上で主検出リレーの演算機能不良により不定の
出力を発した場合にも、リレー装置の誤動作を防止しう
るデジタル保護リレー装置の自動監視回路を提供するこ
とを目的とする。

〔発明の構成〕

（課題を解決するための手段） 自動点検時にトリップ回路をロックし、フェイルセーフ
リレーに自動点検指令を印加する主検出リレーとこの自
動点検指令により最終段出力リレーの点検を実施するフ
ェイルセーフリレーより構成されるデジタル保護リレー
装置の自動監視回路においで、フェイルセーフリレーに
も自動点検指令が印加されたときにトリップ回路をロッ
クする構成をもたせる。

（作用） 本発明では、フェイルセーフリレーに点検指令が印加さ
れた場合、フェイルセーフリレー自身でもトリップ回路
をロックすることで自動点検指令による最終段出力リレ
ーの動作とトリップロックの時間協調をフェイルセーフ
リレー側でもとる。

（実施例） 本発明の一実施例を第１図のデジタル保護リレー装置の
構成図を用いて説明する。第１図において第４図と同様
の装置２部品には同一符号を付けている。

デジタル保護リレー装置は、主検出リレー１と別ハード
ウェアからなるフェイルセーフリレー２より構成される
。主検出リレー１はリレー演算処理および自動監視処理
を行うＣＰＵ３と、その結果を出力する出力回路４によ
り構成され、その出力は最終段出力リレー接点８を閉路
する。また自動点検時は論理和ゲート（以下ＯＲゲート
という）ｌＯの一方を介してトリップロック用常閉接点
７を開略し、主検出リレーの自動点検処理を行うと共に
、フェイルセーフリレー２に点検指令■を印加する。

フェイルセーフリレー２は主にリレー演算処理を行うＣ
ＰＵ５とその結果を出力する出力回路６により構成され
、その出力は最終段出力リレー接点９を閉路する。ＣＰ
Ｕ５は点検指令Ｖが印加された場合に出力回路６の出力
によりＯＲゲート１０の一方を介して、トリップロック
用常閉接点７を開路してから自動点検指令による強制動
作出力を最終段出力リレー接点９に発し、最終段出力リ
レー接点９が開路してから、トリップロック用常閉接点
を閉路するように構成する。

以上の構成での主検出リレーの演算機能が不良（例えば
ＣＰＵ暴走）の場合の作用を説明する。

主検出リレー１のＣＰＵ３が暴走し出力回路４にトリッ
プロック用接点７への出力をせず、最終段出力リレー接
点８に出力を発してフェイルセーフリレー２に点検指令
Ｖを印加した場合には、フェイルセーフリレー２は出力
回路６に指令を与えＯＲゲート１０の一方の入力を介し
てトリップロック用常閉接点７を開路する。その後に最
終段出力リレー接点９を閉路する。

主検出リレー１の最終段出力リレー接点８はＣＰＵ暴走
により閉路し、フェイルセーフリレー２の最終段出力リ
レー接点９も主検出リレー１のＣＰＵ暴走による点検指
令Ｖにより閉路するが、この時にはトリップロック用常
閉接点７が開路しているのでデジタル保護リレー装置が
不具合動作の指令を出すことはない。

また、上記の状態から主検出リレー１のＣＰＵ３の暴走
モードが変化し、点検指令Ｖが復帰した場合にはフェイ
ルセーフリレー２の最終段出力リレー接点９が開路し、
その後にトリップロック用接点７を閉路するよう構成し
ているので、不具合動作指令を出すことはない。

他の応用例を第２図に示す。第１図におけるＣＰＵ５に
点検指令Ｖが印加された場合に出力回路６の出力により
ＯＲゲートｌＯの一方を介してトリップロック用常閉接
点７を開路する代りに、本応用例ではフェイルセーフリ
レー独立にトリップロック用常閉接点１１を設けて点検
時のトリップ回路のロックを行うことにより容易に実施
できる。

また１以上の実施例では出力として接点構成を例として
説明したが、静止形出力（例えばサイリスタ）の場合で
も同様である。

前述内容の主検出リレーとフェイルセーフリレーの自動
点検指令及び点検制御処理を入れ換えても全く同じ機能
を達成することができる。

〔発明の効果〕

本発明によれば、フェイルセーフリレーに点検指令が印
加された場合に、フェイルセーフ自身でもトリップ回路
をロックすることで自動点検指令による最終段出力リレ
ーの動作とトリップロックの時間協調をフェイルセーフ
リレー側でもとれる構成となっているので、主検出リレ
ーの演算機能不良により不定にフェイルセーフリレーに
点検指令が印加された場合にも確実にトリップ回路のロ
ックができる。

また、自動監視のために別置ハードを付加することなく
、デジタル保護リレー装置の特徴を生かした自ｉ！ｌｌ
監視回路を得ることができる。

【図面の簡単な説明】

第１図は本発明のデジタル保護リレー装置の構成図、第
２図は本発明の応用例のデジタル保護リレー装置の構成
図、第３図はアナログ保護リレー装置の構成図、第４図
は従来のデジタル保護り１ノー装置の構成図である。 １．２３・・・主検出リレー ２．２５・・・フェイルセーフリレー ３．５・・・ＣＰＵ　　　　４，６・・・出力回路７、
１１．２２・・・トリップロック用接点８、９．２４．
２６・・・最終段出力リレー接点１０・・・ＯＲゲート
　　　２１・・・自動監視回路代理人　弁理士　則　近
　憲　佑 同　　第子丸　健 第１図 第２図

Claims (2)

【特許請求の範囲】
1. （１）自動点検時にトリップ回路をロックし、フェイル
   セーフリレーに自動点検指令を印加する主検出リレーと
   前記自動点検指令により最終段出力リレーの点検を実施
   するフェイルセーフリレーより構成されるデジタル保護
   リレー装置の自動監視回路において、前記フェイルセー
   フリレーに自動点検指令が印加されたことで、前記自動
   点検指令による最終段出力リレーの点検の出力の前にフ
   ェイルセーフリレー自身でトリップ回路をロックするこ
   とを特徴とするデジタル保護リレー装置の自動監視回路
   。
2. （２）自動点検時にトリップ回路をロックし、主検出リ
   レーに自動点検指令を印加するフェイルセーフリレーと
   前記自動点検指令により最終段出力リレーの点検を実施
   する主検出リレーより構成されるデジタル保護リレー装
   置の自動監視回路において、前記主検出リレーに自動点
   検指令が印加されたことで、主検出リレー自身でトリッ
   プ回路をロックし、前記自動点検指令による最終段出力
   リレーの点検とトリップ回路のロックの時間協調を主検
   出リレー側でもとらせることを特徴とするデジタル保護
   リレー装置の自動監視回路。