JPH01260839A - 集積回路の実装構造 - Google Patents
集積回路の実装構造Info
- Publication number
- JPH01260839A JPH01260839A JP63088794A JP8879488A JPH01260839A JP H01260839 A JPH01260839 A JP H01260839A JP 63088794 A JP63088794 A JP 63088794A JP 8879488 A JP8879488 A JP 8879488A JP H01260839 A JPH01260839 A JP H01260839A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- grounding
- bump
- conductor carrier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
概要
フリップチップボンディングにより電気的及び機械的な
接続がなされる集積回路の実装構造に関し、 広帯域にわたり接地が確実になされるようにすること及
び放熱性を良好にすることを目的とし、集積回路の回路
形成側の中央部及びその周辺部にそれぞれ接地用バンプ
及び信号入出力・電源用バンプを設け、この集積回路を
取り付けるべき導体キャリアに平坦な頂面を有する突起
を設け、この集積回路を、上記接地用バンプを介して上
記突起に直接固定して構成する。
接続がなされる集積回路の実装構造に関し、 広帯域にわたり接地が確実になされるようにすること及
び放熱性を良好にすることを目的とし、集積回路の回路
形成側の中央部及びその周辺部にそれぞれ接地用バンプ
及び信号入出力・電源用バンプを設け、この集積回路を
取り付けるべき導体キャリアに平坦な頂面を有する突起
を設け、この集積回路を、上記接地用バンプを介して上
記突起に直接固定して構成する。
産業上の利用分野
本発明は、フリップチップボンディングにより電気的及
び機械的な接続がなされる集積回路の実装構造に関する
。ここで、集積回路（以下ＩＣと称することがある。）
とは、一般には、能動・受動画素子による２つ又はそれ
以“上の回路が単一の半導体基板上に一体として作り込
まれた回路構造をいうが、本願明細書中においては、そ
の回路が実現されている電子部品そのものをいうものと
する。尚、半導体基板上というのは、単に半導体基板表
面上のことだけでなく、基板内のことをも含む。
び機械的な接続がなされる集積回路の実装構造に関する
。ここで、集積回路（以下ＩＣと称することがある。）
とは、一般には、能動・受動画素子による２つ又はそれ
以“上の回路が単一の半導体基板上に一体として作り込
まれた回路構造をいうが、本願明細書中においては、そ
の回路が実現されている電子部品そのものをいうものと
する。尚、半導体基板上というのは、単に半導体基板表
面上のことだけでなく、基板内のことをも含む。
伝送路として極めて広帯域なシングルモード光ファイバ
が実用されるに至り、数Ｇｂ／ｓ程度の高速伝送システ
ムの適用範囲が大幅に拡大されつつある。このような高
速システムにあってＩＣを実装するに際して要求される
ことは、 （イ） 送信回路又は受信回路における高速動作性を良
好にするために広帯域にわたり接地が確実になされてい
ること、 （ロ） 送信回路における大電力駆動を可能にする等の
ために放熱性が良好であること、（ハ） 実装作業性が
良好であること、等である。
が実用されるに至り、数Ｇｂ／ｓ程度の高速伝送システ
ムの適用範囲が大幅に拡大されつつある。このような高
速システムにあってＩＣを実装するに際して要求される
ことは、 （イ） 送信回路又は受信回路における高速動作性を良
好にするために広帯域にわたり接地が確実になされてい
ること、 （ロ） 送信回路における大電力駆動を可能にする等の
ために放熱性が良好であること、（ハ） 実装作業性が
良好であること、等である。
従来の技術
第７図はＩＣの従来の代表的な実装構造を示す図である
。ＩＣ５１を回路が形成されていない側で導体キャリア
５２に固定し、回路側を、ボンディングワイヤ５３．５
３により、導体キャリア５２に固定された絶縁体基板５
４上のストリップライン５５あび導体キャリア５２に固
定された接地端子５６に電気的に接続したものである。
。ＩＣ５１を回路が形成されていない側で導体キャリア
５２に固定し、回路側を、ボンディングワイヤ５３．５
３により、導体キャリア５２に固定された絶縁体基板５
４上のストリップライン５５あび導体キャリア５２に固
定された接地端子５６に電気的に接続したものである。
このような実装構造にあっては、近年、以下に示すよう
な欠点が指摘されている。
な欠点が指摘されている。
（１） ボンディングワイヤ５３が浮遊インダクタンス
成分となり、高速動作特性が劣化する。
成分となり、高速動作特性が劣化する。
（２） （１）と同様の理由により、ＩＣ５１上の
回路の接地部分の電位が不安定となり、接地が不確実に
なる。
回路の接地部分の電位が不安定となり、接地が不確実に
なる。
（３） ＩＣ５１の縁部についてだけしか配線を行
うことができず、自由度に欠ける。
うことができず、自由度に欠ける。
（４） ボンディングワイヤ５３を一本づつ接続するた
め配線に手間を要する。
め配線に手間を要する。
これらの欠点に鑑み、第８図に示されるフリップチップ
ボンディング技術が提案され実用化されている。導体キ
ャリア６１に固定された絶縁体基板６２に導体パターン
６３．６３を形成し、ＩＣ６４の回路形成側に半田等か
らなるバンプ６５゜６５を形成しておき、このバンプ６
５．６５を導体パターン６３．６３に当接させた状態で
全体加熱または加圧を行うことで、ＩＣ６４の電気的及
び機械的な接続をなすようにしたものである。
ボンディング技術が提案され実用化されている。導体キ
ャリア６１に固定された絶縁体基板６２に導体パターン
６３．６３を形成し、ＩＣ６４の回路形成側に半田等か
らなるバンプ６５゜６５を形成しておき、このバンプ６
５．６５を導体パターン６３．６３に当接させた状態で
全体加熱または加圧を行うことで、ＩＣ６４の電気的及
び機械的な接続をなすようにしたものである。
この実装構造によれば、バンプ６５の浮遊インダクタン
ス成分が小さいので（１）の欠点が解消され、バンプ６
５をＩＣ６４の回路形成側のどの位置にも形成すること
ができるので（３）の欠点が解消され、複数のバンプを
介して同時に接続がなされるので（４）の欠点が解消さ
れる。
ス成分が小さいので（１）の欠点が解消され、バンプ６
５をＩＣ６４の回路形成側のどの位置にも形成すること
ができるので（３）の欠点が解消され、複数のバンプを
介して同時に接続がなされるので（４）の欠点が解消さ
れる。
発明が解決しようとする課題
しかしながら、バンプの浮遊インダクタンス成分に起因
する高速動作特性の劣化は解消されるのの、例えばＩＣ
６４を導体キャリア６１に対して接地しようとする場合
には、比較的断面積の小さな導体パターン６３が浮遊イ
ンダクタンス及び抵抗成分となるので、（２）の欠点を
解消することができないというのが実情である。また、
ＩＣ６４の放熱について見てみると、バンプ６５に接続
されている部分を除き空気中への放熱となっているので
、放熱特性が良好でないという問題もあった。
する高速動作特性の劣化は解消されるのの、例えばＩＣ
６４を導体キャリア６１に対して接地しようとする場合
には、比較的断面積の小さな導体パターン６３が浮遊イ
ンダクタンス及び抵抗成分となるので、（２）の欠点を
解消することができないというのが実情である。また、
ＩＣ６４の放熱について見てみると、バンプ６５に接続
されている部分を除き空気中への放熱となっているので
、放熱特性が良好でないという問題もあった。
本発明はこのような事情に鑑みて創作されたもので、広
帯域にわたり接地が確実になされるようにすること及び
放熱性を良好にすることを目的としている。
帯域にわたり接地が確実になされるようにすること及び
放熱性を良好にすることを目的としている。
課題を解決するための手段
第１図は本発明の原理図である。
この集積回路の実装構造は、集積回路１０回路形成側の
中央部及びその周辺部にそれぞれ接地用バンプ２及び信
号入出力・電源用バンプ３を設け、この集積回路１を取
り付けるべき導体キャリア４に平坦な頂面を有する突起
５を設け、この集積回路１を、上記接地用バンプ２を介
して上記突起５に直接固定したものである。
中央部及びその周辺部にそれぞれ接地用バンプ２及び信
号入出力・電源用バンプ３を設け、この集積回路１を取
り付けるべき導体キャリア４に平坦な頂面を有する突起
５を設け、この集積回路１を、上記接地用バンプ２を介
して上記突起５に直接固定したものである。
作 用
本発明の構成によれば、接地用バンプを介して集積回路
を導体キャリア上に形成された突起に直接固定している
ので、集積回路の接地部分の電位が不安定になることが
防止され、高速動作特性が向上する。又、接地用バンプ
を介して導体キャリアに放熱が行われるので、放熱特性
が向上する。
を導体キャリア上に形成された突起に直接固定している
ので、集積回路の接地部分の電位が不安定になることが
防止され、高速動作特性が向上する。又、接地用バンプ
を介して導体キャリアに放熱が行われるので、放熱特性
が向上する。
尚、集積回路の回路形成側の中央部に接地用バンプを設
けその周辺部に信号人出力・電源用バンプを設けている
のは、接地用バンプを突起に固定したときの信号入出力
・電源用バンプの配線スペースを確保するためであり、
又、上記バンプ配置とすることで接地用バンプの電磁シ
ールドにより個々の信号人出力・電源用バンプ間の漏話
（クロストーク）が減少するからである。
けその周辺部に信号人出力・電源用バンプを設けている
のは、接地用バンプを突起に固定したときの信号入出力
・電源用バンプの配線スペースを確保するためであり、
又、上記バンプ配置とすることで接地用バンプの電磁シ
ールドにより個々の信号人出力・電源用バンプ間の漏話
（クロストーク）が減少するからである。
実 施 例
以下本発明の実施例を図面に基づいて説明する。
第２図は本発明の実施に使用することのできる集積回路
の斜視図である。この集積回路１１０回路形成側の中央
部には、回路形成側表面の大部分の面積にわたり接地用
バンプ１２が形成されており、その周囲、即ち回路形成
側の縁部には、複数の信号入出力・電源用バンプ１３が
形成されている。
の斜視図である。この集積回路１１０回路形成側の中央
部には、回路形成側表面の大部分の面積にわたり接地用
バンプ１２が形成されており、その周囲、即ち回路形成
側の縁部には、複数の信号入出力・電源用バンプ１３が
形成されている。
第３図は集積回路１１を実装すべき部分の斜視図である
。２１は集積回路１１の接地及び放熱をなすための導体
キャリアであり、この導体キャリア２１上には、接地用
バンプ１２の形状（大きさ）に対応した形状（大きさ）
の平坦な頂面２２ａを有する突起２２が形成されている
。２３は突起２２が遊嵌する透孔２３ａを有するセラミ
ック等の絶縁体からなる絶縁体基板であり、この絶縁体
基板２３は、例えば接着等の手段により導体キャリア２
１に固定されている。２４は絶縁体基板２３の透孔２３
ａの周囲に形成された導体パターンであり、その先端部
は集積回路の信号入出力・電源用バンプ１３の位置に対
応している。
。２１は集積回路１１の接地及び放熱をなすための導体
キャリアであり、この導体キャリア２１上には、接地用
バンプ１２の形状（大きさ）に対応した形状（大きさ）
の平坦な頂面２２ａを有する突起２２が形成されている
。２３は突起２２が遊嵌する透孔２３ａを有するセラミ
ック等の絶縁体からなる絶縁体基板であり、この絶縁体
基板２３は、例えば接着等の手段により導体キャリア２
１に固定されている。２４は絶縁体基板２３の透孔２３
ａの周囲に形成された導体パターンであり、その先端部
は集積回路の信号入出力・電源用バンプ１３の位置に対
応している。
第４図は、第２図に示される集積回路１１を第３図に示
される実装位置に実装し、更にこの集積回路１１を密閉
用ケース３２及び金属製の蓋部材３１により保護した状
態を示す断面図である。集積回路１１は、その接地すべ
き部分が接地用バンプ１２を介して電気的及び機械的に
導体キャリア２１に接続され、信号入出力・電源用バン
プ１３を介して主に電気的に導体パターン２４に接続さ
れている。この場合、信号入出力・電源用バンプ１３の
浮遊インダクタンス成分は極めて小であるから、高速動
作特性が向上する。又、上記接続は一括に行うことがで
きるので、実装作業性が向上する。更に、比較的大面積
な接地用バンプ１２を用いているので、大電力駆動用の
集積回路についても放熱が不十分になることがない。と
ころで、。
される実装位置に実装し、更にこの集積回路１１を密閉
用ケース３２及び金属製の蓋部材３１により保護した状
態を示す断面図である。集積回路１１は、その接地すべ
き部分が接地用バンプ１２を介して電気的及び機械的に
導体キャリア２１に接続され、信号入出力・電源用バン
プ１３を介して主に電気的に導体パターン２４に接続さ
れている。この場合、信号入出力・電源用バンプ１３の
浮遊インダクタンス成分は極めて小であるから、高速動
作特性が向上する。又、上記接続は一括に行うことがで
きるので、実装作業性が向上する。更に、比較的大面積
な接地用バンプ１２を用いているので、大電力駆動用の
集積回路についても放熱が不十分になることがない。と
ころで、。
一般に集積回路がＳｉ（シリコン）のサブストレート上
に形成されたものである場合には、サブストレートの電
位を接地電位としないものであるが、本発明では集積回
路の回路形成側に接地用バンプを形成しているので、何
ら問題が生じることなく集積回路の接地すべき部分を直
接導体キャリアに、接続することができ、広帯域にわた
り確実な接地が達成される。一方、個々の信号入出力・
電源用バンプ１３について見てみると、対向する信号人
出力・電源用バンプについてはこれらの間に接地用バン
プ１２及び突起２２が介在しているので、ボンディング
ワイヤあるいは通常の７リツプチツプボンデイングによ
る従来構成と比較してクロストーク特性が向上する。
に形成されたものである場合には、サブストレートの電
位を接地電位としないものであるが、本発明では集積回
路の回路形成側に接地用バンプを形成しているので、何
ら問題が生じることなく集積回路の接地すべき部分を直
接導体キャリアに、接続することができ、広帯域にわた
り確実な接地が達成される。一方、個々の信号入出力・
電源用バンプ１３について見てみると、対向する信号人
出力・電源用バンプについてはこれらの間に接地用バン
プ１２及び突起２２が介在しているので、ボンディング
ワイヤあるいは通常の７リツプチツプボンデイングによ
る従来構成と比較してクロストーク特性が向上する。
第５図は本発明の他の実施例を示す集積回路の斜視図で
あり、第６図はこの集積回路を実装位置に実装した状態
を示す断面図である。尚、前実施例と同一の符号は同一
の部材を示すものとする。
あり、第６図はこの集積回路を実装位置に実装した状態
を示す断面図である。尚、前実施例と同一の符号は同一
の部材を示すものとする。
この集積回路４１０回路形成側の中央部には回路形成側
表面積の大部分にわたり複数のバッド４３からなる接地
用バンプ４２が形成されており、その周囲には信号人出
力・電源用バンプ４４が形成されている。このように接
地用バレプ４２を複数のパッド４３に分割しているのは
、以下に示す理由による。即ち、集積回路４１の材質の
熱膨張係数と導体キャリア２１の熱膨張係数は一般に異
なるので、第６図に示すように複数のバンプ４３を介し
て固定を行うことにより、温度変化に起因する集積回路
４１及び突起２２の変形量の差を複数のバンプ４３間で
吸収することができ、この集積回路の使用可能な温度範
囲が拡大されるものである。
表面積の大部分にわたり複数のバッド４３からなる接地
用バンプ４２が形成されており、その周囲には信号人出
力・電源用バンプ４４が形成されている。このように接
地用バレプ４２を複数のパッド４３に分割しているのは
、以下に示す理由による。即ち、集積回路４１の材質の
熱膨張係数と導体キャリア２１の熱膨張係数は一般に異
なるので、第６図に示すように複数のバンプ４３を介し
て固定を行うことにより、温度変化に起因する集積回路
４１及び突起２２の変形量の差を複数のバンプ４３間で
吸収することができ、この集積回路の使用可能な温度範
囲が拡大されるものである。
発明の効果
以上詳述したように、本発明によれば、フリップチップ
ボンディングの一般的な利点の他に、広帯域にわたり接
地が確実になされ高周波特性が向上し、又、放熱性が良
好になるという効果を奏する。
ボンディングの一般的な利点の他に、広帯域にわたり接
地が確実になされ高周波特性が向上し、又、放熱性が良
好になるという効果を奏する。
第１図は本発明の原理図、
第２図は本発明の実施例を示す集積回路の斜視図、
第３図は第２図に示される集積回路を実装すべき部分の
斜視図、 第４図は第２図に示される集積回路を実装した状態を示
す断面図、 第５図は本発明の他の実施例を示す集積回路の斜視図、 第６図は第５図に示される集積回路を実装した状態を示
す断面図、 第７図は従来のボンディングワイヤによる集積回路の接
続を説明するための図、 第８図は従来のフリップチップボンディングによる集積
回路の接続を説明するための図である。 １．１１．４１・・・集積回路（ＩＣ）、２．１２．４
２・・・接地用バンプ、 ３．１３．４４・・・信号人出力・電源用バンプ、４．
２１・・・導体キャリア、 ５．２２・・・突起、 ２３・・・絶縁体基板。 本心日月の原理図 第１図 賀倉例口 第２図 ｊ〈 ブタ−イ列 ト］ 第３図 ）【 母Ｃ♂九 １〕［リ ｒイ］ 第４図 イ乙 の ズ 貌 イ列 図 第５図 １ ル イン−の ＊ 太乞イダＩＩ Ｂ凸 第６図
斜視図、 第４図は第２図に示される集積回路を実装した状態を示
す断面図、 第５図は本発明の他の実施例を示す集積回路の斜視図、 第６図は第５図に示される集積回路を実装した状態を示
す断面図、 第７図は従来のボンディングワイヤによる集積回路の接
続を説明するための図、 第８図は従来のフリップチップボンディングによる集積
回路の接続を説明するための図である。 １．１１．４１・・・集積回路（ＩＣ）、２．１２．４
２・・・接地用バンプ、 ３．１３．４４・・・信号人出力・電源用バンプ、４．
２１・・・導体キャリア、 ５．２２・・・突起、 ２３・・・絶縁体基板。 本心日月の原理図 第１図 賀倉例口 第２図 ｊ〈 ブタ−イ列 ト］ 第３図 ）【 母Ｃ♂九 １〕［リ ｒイ］ 第４図 イ乙 の ズ 貌 イ列 図 第５図 １ ル イン−の ＊ 太乞イダＩＩ Ｂ凸 第６図
Claims (2)
- （１）集積回路（１）の回路形成側の中央部及びその周
辺部にそれぞれ接地用バンプ（２）及び信号入出力・電
源用バンプ（３）を設け、 この集積回路（１）を取り付けるべき導体キャリア（４
）に平坦な頂面を有する突起（５）を設け、この集積回
路（１）を、上記接地用バンプ（２）を介して上記突起
（５）に直接固定したことを特徴とする集積回路の実装
構造。 - （２）上記接地用バンプ（２）が複数の部分に分割され
ていることを特徴とする請求項１記載の集積回路の実装
構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63088794A JPH01260839A (ja) | 1988-04-11 | 1988-04-11 | 集積回路の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63088794A JPH01260839A (ja) | 1988-04-11 | 1988-04-11 | 集積回路の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01260839A true JPH01260839A (ja) | 1989-10-18 |
Family
ID=13952760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63088794A Pending JPH01260839A (ja) | 1988-04-11 | 1988-04-11 | 集積回路の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01260839A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008517459A (ja) * | 2004-10-14 | 2008-05-22 | アギア システムズ インコーポレーテッド | 熱エネルギー放散を改善したプリント回路板組立体 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54138370A (en) * | 1978-04-19 | 1979-10-26 | Mitsubishi Electric Corp | Flip chip mounting body |
| JPS60130838A (ja) * | 1983-12-19 | 1985-07-12 | Mitsubishi Electric Corp | 半導体装置 |
-
1988
- 1988-04-11 JP JP63088794A patent/JPH01260839A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54138370A (en) * | 1978-04-19 | 1979-10-26 | Mitsubishi Electric Corp | Flip chip mounting body |
| JPS60130838A (ja) * | 1983-12-19 | 1985-07-12 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008517459A (ja) * | 2004-10-14 | 2008-05-22 | アギア システムズ インコーポレーテッド | 熱エネルギー放散を改善したプリント回路板組立体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4437919B2 (ja) | 電子部品パッケージ用ｅｍｉ遮蔽 | |
| US5894410A (en) | Perimeter matrix ball grid array circuit package with a populated center | |
| US6011299A (en) | Apparatus to minimize integrated circuit heatsink E.M.I. radiation | |
| US6008988A (en) | Integrated circuit package with a heat spreader coupled to a pair of electrical devices | |
| JPH0547998A (ja) | 高密度実装化半導体装置 | |
| JP3492594B2 (ja) | 半導体モジュール | |
| KR100771262B1 (ko) | 고전력 애플리케이션에 사용하기 위한 다중칩 모듈 | |
| JPH01260839A (ja) | 集積回路の実装構造 | |
| JP2817712B2 (ja) | 半導体装置及びその実装方法 | |
| JP2845218B2 (ja) | 電子部品の実装構造およびその製造方法 | |
| JP4145879B2 (ja) | 半導体パッケージ | |
| KR970069482A (ko) | 반도체 장치 및 그의 제조방법과 그의 실장방법 | |
| US5434450A (en) | PGA package type semiconductor device having leads to be supplied with power source potential | |
| KR100374242B1 (ko) | 반도체 장치 | |
| JP2828385B2 (ja) | Ｉｃパッケージの構造 | |
| JP3259217B2 (ja) | ノイズ低減パッケージ | |
| JP3348562B2 (ja) | 半導体パッケージの実装構造 | |
| JP3260422B2 (ja) | Ｉｃパッケージ | |
| JPH0627956Y2 (ja) | 電子回路モジュール | |
| JPH04299849A (ja) | 半導体装置 | |
| JP2815917B2 (ja) | 半導体集積回路装置 | |
| JP2730388B2 (ja) | 混成集積回路装置 | |
| JP3449312B2 (ja) | 半導体装置 | |
| JPH02238692A (ja) | パッケージ型素子の実装方法 | |
| JPS5844636Y2 (ja) | 混成集積回路装置 |