JPH0126206B2 - - Google Patents
Info
- Publication number
- JPH0126206B2 JPH0126206B2 JP58153363A JP15336383A JPH0126206B2 JP H0126206 B2 JPH0126206 B2 JP H0126206B2 JP 58153363 A JP58153363 A JP 58153363A JP 15336383 A JP15336383 A JP 15336383A JP H0126206 B2 JPH0126206 B2 JP H0126206B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- quantization circuit
- adder
- dpcm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004364 calculation method Methods 0.000 claims abstract description 35
- 238000013139 quantization Methods 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 5
- PCLFEHAPITXKJL-UHFFFAOYSA-N 5,8-dihydroxy-2-[2-(4-methoxyphenyl)ethyl]chromen-4-one Chemical compound C1=CC(OC)=CC=C1CCC1=CC(=O)C2=C(O)C=CC(O)=C2O1 PCLFEHAPITXKJL-UHFFFAOYSA-N 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000015654 memory Effects 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3044—Conversion to or from differential modulation with several bits only, i.e. the difference between successive samples being coded by more than one bit, e.g. differential pulse code modulation [DPCM]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
- Escalators And Moving Walkways (AREA)
- Error Detection And Correction (AREA)
- Iron Core Of Rotating Electric Machines (AREA)
Description
【発明の詳細な説明】
本発明は、量子化回路と加算器、減算器および
乗算器を有する、予測値を求めるための計算ユニ
ツトとを備えた高速DPCM符号器に関する。
乗算器を有する、予測値を求めるための計算ユニ
ツトとを備えた高速DPCM符号器に関する。
信号のデジタル伝送または記憶において、しば
しば差分パルスコード変調方法（DPCM方法）
が使用される。その際実際の標本値siに対して先
行の標本値si-kから予測値s^iが計算される。差△si
＝s^i−siは量子化され、引続き伝送される。この
方法の目的は、△siの表示のために、PCM信号値
siの表示のために必要であるより短い語長を使用
することである。これにより必要な伝送速度ない
し記憶場所容量は低減される。第１図には簡単な
DPCMループが図示されており、その機能につ
いては後で詳しく説明する。予測値s^iの計算は、
４つのステツプにおいて行なわれる。この４つの
計算ステツプは、２つの連続するPCM信号値si，
si+1の時間間隔に相応する時間内で行なわれなけ
ればならない。データ伝送速度が高い場合、これ
ら４つの計算動作に対して僅かな時間しか使用で
きないので、最近の回路技術を使用した場合でも
実現は困難であるか或いは不可能である。
しば差分パルスコード変調方法（DPCM方法）
が使用される。その際実際の標本値siに対して先
行の標本値si-kから予測値s^iが計算される。差△si
＝s^i−siは量子化され、引続き伝送される。この
方法の目的は、△siの表示のために、PCM信号値
siの表示のために必要であるより短い語長を使用
することである。これにより必要な伝送速度ない
し記憶場所容量は低減される。第１図には簡単な
DPCMループが図示されており、その機能につ
いては後で詳しく説明する。予測値s^iの計算は、
４つのステツプにおいて行なわれる。この４つの
計算ステツプは、２つの連続するPCM信号値si，
si+1の時間間隔に相応する時間内で行なわれなけ
ればならない。データ伝送速度が高い場合、これ
ら４つの計算動作に対して僅かな時間しか使用で
きないので、最近の回路技術を使用した場合でも
実現は困難であるか或いは不可能である。
発明の課題
本発明の課題は、短い処理時間を有する
DPCM符号器（高速DPCM符号器）を提供する
ことである。
DPCM符号器（高速DPCM符号器）を提供する
ことである。
発明の開示
冒頭に述べた形式のDPMC符号器から出発し
てこの課題は本発明により特許請求の範囲第１項
から第４項の構成により解決される。
てこの課題は本発明により特許請求の範囲第１項
から第４項の構成により解決される。
このDPCM符号器においてDPCM信号値の計
算は、今一度量子化されるべきDPCM信号が生
じるまで、回路装置の入力側に加わるPCM信号
値に３つの連続する計算動作において結合される
中間値の並列計算によつて行なわれる。その都度
２つの連続する計算動作後量子化回路の出力側に
新しく量子化されたDPCM信号値が生じる。こ
の回路は、前後に連続する計算素子が１つおきに
同じクロツクによつて動作するように構成するこ
とができる。従つて各計算動作に対して、処理す
べきPCM信号値のパルス周期の半分が使用され
る。
算は、今一度量子化されるべきDPCM信号が生
じるまで、回路装置の入力側に加わるPCM信号
値に３つの連続する計算動作において結合される
中間値の並列計算によつて行なわれる。その都度
２つの連続する計算動作後量子化回路の出力側に
新しく量子化されたDPCM信号値が生じる。こ
の回路は、前後に連続する計算素子が１つおきに
同じクロツクによつて動作するように構成するこ
とができる。従つて各計算動作に対して、処理す
べきPCM信号値のパルス周期の半分が使用され
る。
計算ユニツトが、加算器を有し、この加算器の
第１入力側が量子化回路の第２出力側に接続され
ており、またこの加算器の出力側は第１乗算器の
第１入力側に接続されており、第１乗算器の第２
入力側には予測係数が供給されかつその出力側は
加算器の第２入力側と更に第２乗算器の第１入力
側に接続されており、第２乗算器の第２入力側に
は同様予測係数が供給され、また第２乗算器の出
力側が計算ユニツトの出力側を形成するようにす
れば有利である。
第１入力側が量子化回路の第２出力側に接続され
ており、またこの加算器の出力側は第１乗算器の
第１入力側に接続されており、第１乗算器の第２
入力側には予測係数が供給されかつその出力側は
加算器の第２入力側と更に第２乗算器の第１入力
側に接続されており、第２乗算器の第２入力側に
は同様予測係数が供給され、また第２乗算器の出
力側が計算ユニツトの出力側を形成するようにす
れば有利である。
予測値s^iを求めるための、それ自体公知の計算
ループは、この場合必要な値A2・si-1を計算する
ために使用される。
ループは、この場合必要な値A2・si-1を計算する
ために使用される。
量子化回路として、１つまたは複数の自由にア
ドレス指定可能なメモリモジユールとして構成す
るとコストの点で有利である。
ドレス指定可能なメモリモジユールとして構成す
るとコストの点で有利である。
量子化回路として例えばROMを使用する場
合、必要な出力信号がデータとして書込まれる。
DPCM信号△siは、アドレスとして量子化回路に
加わる。ROM（PROM、EPROM、RAM）の語
長が十分であれば、すべての所望なデータを同時
に呼び出すことができる。例えば量子化される
DPCM信号△si，ｑの語長は４ビツトであり、一
方出力されるその他のデータはそれぞれ６ビツト
長である。この場合ROMの語長は16ビツトでな
ければならない。
合、必要な出力信号がデータとして書込まれる。
DPCM信号△siは、アドレスとして量子化回路に
加わる。ROM（PROM、EPROM、RAM）の語
長が十分であれば、すべての所望なデータを同時
に呼び出すことができる。例えば量子化される
DPCM信号△si，ｑの語長は４ビツトであり、一
方出力されるその他のデータはそれぞれ６ビツト
長である。この場合ROMの語長は16ビツトでな
ければならない。
実施例の説明
次に本発明を図示の実施例を用いて詳細に説明
する。
する。
第１図に示すのは、公知のDPCM−符号器で
ある。このDPCM符号器は、減算器１を有する。
減算器の入力側１1は、回路装置の入力側Ｅを表
わす。減算器１の出力側１3は、量子化回路８の
入力側８1に接続されている。量子化回路の出力
側８2は、DPCM符号器の出力側０を表わす。こ
の出力側に量子化されたDPCM信号△si，ｑが現
われる。量子化回路８の出力側は、加算器５の第
１入力側５1に接続されている。加算器５の出力
側５3は、乗算器６の第１入力側６1に接続されて
いる。この乗算器の出力側６3は、減算器１の第
２入力側１2および加算器５の第２入力側５2に接
続されている。乗算器の第２入力側６2には、一
定の予測係数Ａ≦１が供給される。回路の入力側
にPCM信号値siが供給される。インデツクス
“ｉ”によつて、信号の時間的順序が表わされる。
ある。このDPCM符号器は、減算器１を有する。
減算器の入力側１1は、回路装置の入力側Ｅを表
わす。減算器１の出力側１3は、量子化回路８の
入力側８1に接続されている。量子化回路の出力
側８2は、DPCM符号器の出力側０を表わす。こ
の出力側に量子化されたDPCM信号△si，ｑが現
われる。量子化回路８の出力側は、加算器５の第
１入力側５1に接続されている。加算器５の出力
側５3は、乗算器６の第１入力側６1に接続されて
いる。この乗算器の出力側６3は、減算器１の第
２入力側１2および加算器５の第２入力側５2に接
続されている。乗算器の第２入力側６2には、一
定の予測係数Ａ≦１が供給される。回路の入力側
にPCM信号値siが供給される。インデツクス
“ｉ”によつて、信号の時間的順序が表わされる。
DPCM符号器の動作は、先行の標本値から予
測値s^iを計算することにある。加わつたPCM信号
値siとこの予測値s^iとの差から差△siが形成され、
それは次いで量子化されそれから伝送される。量
子化されたこれらDPCM−信号値は、△si,qで示
されている。DPCM信号値の計算の時間シーケ
ンスは、次の４つのステツプにおいて行なわれ
る： １ 時t1まで：△si＝si−s^iの計算、 ２ 時t2まで：△siから△si,qへの量子化、 ３ 時t3まで：s^i＋△si,qの加算、 ４ 時t4まで：乗算：Ａ・（s^i＋△si,q）＝s^i+1。
測値s^iを計算することにある。加わつたPCM信号
値siとこの予測値s^iとの差から差△siが形成され、
それは次いで量子化されそれから伝送される。量
子化されたこれらDPCM−信号値は、△si,qで示
されている。DPCM信号値の計算の時間シーケ
ンスは、次の４つのステツプにおいて行なわれ
る： １ 時t1まで：△si＝si−s^iの計算、 ２ 時t2まで：△siから△si,qへの量子化、 ３ 時t3まで：s^i＋△si,qの加算、 ４ 時t4まで：乗算：Ａ・（s^i＋△si,q）＝s^i+1。
この４つの計算ステツプは、２つの連続する
PCM信号値si，si+1の時間間隔に相応する時間tA
内で実現されなければならない。
PCM信号値si，si+1の時間間隔に相応する時間tA
内で実現されなければならない。
DPCM符号器は、略示されているにすぎない。
この場合、時t1ないしt4でその都度回路要素の出
力信号が発生するものと仮定した。このことは、
適当なモジユールの選択または付加的な時間遅延
素子または適当な一時メモリ（双安定マルチバイ
ブレータ）によつて行なうことができる。
この場合、時t1ないしt4でその都度回路要素の出
力信号が発生するものと仮定した。このことは、
適当なモジユールの選択または付加的な時間遅延
素子または適当な一時メモリ（双安定マルチバイ
ブレータ）によつて行なうことができる。
第２図に図示のDPCM符号器は、３つの出力
側４2ないし４4を有する量子化回路４を有する。
量子化回路４の入力側４1に、３つの直列接続さ
れた減算器１ないし３が前置接続されている。第
１減算器の入力側１1は、回路装置の入力側Ｅを
成しており、処理すべきPCM信号値が加わる。
量子化回路４の第１出力側４2は、第１減算器の
第２入力側１2に接続されている。インデツクス
２で示された、減算器の入力側にはそれぞれ、減
算すべき信号値が加わる。量子化回路４の第２出
力側４3は、第３減算器の入力側３2に接続されて
おり、また計算ユニツト１０を介して第２減算器
の入力側２2に接続されている。計算ユニツト１
０は、加算器５を有する。加算器の第１入力側５
１は、量子化回路の第２出力側４3に接続されてい
る。加算器５の出力側５3は、第１乗算器６の第
１入力側６1に接続されている。乗算器６の第２
入力側６2には所謂予測係数Ａが加わる。この予
測係数Ａは、１より小さい。第１乗算器の出力側
６3は、加算器５の第２入力側５2および第２乗算
器７の第１入力側７1に接続されている。第２乗
算器７の第２入力側７2には同じく予測係数Ａが
供給される。第２乗算器７の出力側７3は計算ユ
ニツト１０の出力側を成していて、第２減算器２
の減算入力側２2に接続されている。
側４2ないし４4を有する量子化回路４を有する。
量子化回路４の入力側４1に、３つの直列接続さ
れた減算器１ないし３が前置接続されている。第
１減算器の入力側１1は、回路装置の入力側Ｅを
成しており、処理すべきPCM信号値が加わる。
量子化回路４の第１出力側４2は、第１減算器の
第２入力側１2に接続されている。インデツクス
２で示された、減算器の入力側にはそれぞれ、減
算すべき信号値が加わる。量子化回路４の第２出
力側４3は、第３減算器の入力側３2に接続されて
おり、また計算ユニツト１０を介して第２減算器
の入力側２2に接続されている。計算ユニツト１
０は、加算器５を有する。加算器の第１入力側５
１は、量子化回路の第２出力側４3に接続されてい
る。加算器５の出力側５3は、第１乗算器６の第
１入力側６1に接続されている。乗算器６の第２
入力側６2には所謂予測係数Ａが加わる。この予
測係数Ａは、１より小さい。第１乗算器の出力側
６3は、加算器５の第２入力側５2および第２乗算
器７の第１入力側７1に接続されている。第２乗
算器７の第２入力側７2には同じく予測係数Ａが
供給される。第２乗算器７の出力側７3は計算ユ
ニツト１０の出力側を成していて、第２減算器２
の減算入力側２2に接続されている。
量子化回路の第３出力側４4からは、量子化さ
れたDPCM信号△si,qが送出される。こゝでイン
デツクスｑは、その都度送出される信号に量子化
誤差があることを表わすために用いられる。
れたDPCM信号△si,qが送出される。こゝでイン
デツクスｑは、その都度送出される信号に量子化
誤差があることを表わすために用いられる。
この回路装置を比較的簡単に説明できるよう
に、こゝでもすべての計算素子および量子化回路
がクロツク制御されること、即ち所定の時点でそ
の出力側に、処理された信号が現われ、その信号
は次の動作クロツクまで維持されるものと仮定す
る。入力側Ｅに加わつたPCM信号は、動作クロ
ツクt1に従つて変化する。第２の動作クロツクt2
は同じ周期を有するが、180゜位相がずれている。
減算器１および３並びに加算器５および乗算器７
はそれぞれ、第１動作クロツクt1によつて動作
し、一方別のすべての計算素子および量子化回路
は第２動作クロツクt2によつて動作する。第２図
の回路図では、動作クロツクt1後の時間間隔に対
する信号が図示されている。次の動作クロツクt2
後量子化されたDPCM−信号△siが量子化回路の
出力側０に現われる。
に、こゝでもすべての計算素子および量子化回路
がクロツク制御されること、即ち所定の時点でそ
の出力側に、処理された信号が現われ、その信号
は次の動作クロツクまで維持されるものと仮定す
る。入力側Ｅに加わつたPCM信号は、動作クロ
ツクt1に従つて変化する。第２の動作クロツクt2
は同じ周期を有するが、180゜位相がずれている。
減算器１および３並びに加算器５および乗算器７
はそれぞれ、第１動作クロツクt1によつて動作
し、一方別のすべての計算素子および量子化回路
は第２動作クロツクt2によつて動作する。第２図
の回路図では、動作クロツクt1後の時間間隔に対
する信号が図示されている。次の動作クロツクt2
後量子化されたDPCM−信号△siが量子化回路の
出力側０に現われる。
その都度の予測値s^iは、先行の値から計算され
る。即ち予測値s^i+1は、 s^i+1＝Ａ（s^i＋△si,q）＝Ａ・s^i＋Ａ・△si,q から計算される。
る。即ち予測値s^i+1は、 s^i+1＝Ａ（s^i＋△si,q）＝Ａ・s^i＋Ａ・△si,q から計算される。
予測値s^i-1ないしs^i+oの計算は、相応に、時間的
に先行する予測値と量子化されたDPCM−信号
から、次のように行なわれる。
に先行する予測値と量子化されたDPCM−信号
から、次のように行なわれる。
s^i-1＝Ａ（s^i-2＋△si-2,q） ……（2.0）
si＝Ａ（si-1＋△si-1,q）
＝Ａ（Ａ（si-2＋△si-2,q）＋△si-1,q）……（2.1
） s^i１＝Ａ（s^i＋△si,q） ＝Ａ（Ａ（s^i-1＋△si-1,q）＋△si,q） ……（2.2） s^i+o＝Ａ（s^i+o-1＋△si+o-1,q） ＝Ａ（Ａ（s^i+o-2＋△si+2-2,q）＋△si+o-1,q）
……（2.3） 予測値s^i+1の計算は、時間的に直前に生じた差
△si,q並びに時間間隔ta（これは、DPCM符号器の
入力側Ｅにおける２つの連続するPCM信号値si、
si+1の時間間隔に相応する）前に既に使用した値
s^i-1および△si-1,q（式2.2）を必要とする。従つて
第２図に図示の回路は、DPCM信号値△siが第３
のループで計算される前に、信号値si+1が既に△
si-1,qおよびs^i-1と結合されるように、構成されて
いる。
） s^i１＝Ａ（s^i＋△si,q） ＝Ａ（Ａ（s^i-1＋△si-1,q）＋△si,q） ……（2.2） s^i+o＝Ａ（s^i+o-1＋△si+o-1,q） ＝Ａ（Ａ（s^i+o-2＋△si+2-2,q）＋△si+o-1,q）
……（2.3） 予測値s^i+1の計算は、時間的に直前に生じた差
△si,q並びに時間間隔ta（これは、DPCM符号器の
入力側Ｅにおける２つの連続するPCM信号値si、
si+1の時間間隔に相応する）前に既に使用した値
s^i-1および△si-1,q（式2.2）を必要とする。従つて
第２図に図示の回路は、DPCM信号値△siが第３
のループで計算される前に、信号値si+1が既に△
si-1,qおよびs^i-1と結合されるように、構成されて
いる。
回路の機能を一層精確に説明するために、
PCM信号値siの、DPCM符号器の入力側Ｅから
出力側０まで過程を説明する。時t1，１の前にお
いてPCM信号値siは第１減算器１の入力側Ｅに加
わる。第１減算器の減算入力側１2には、量子化
回路４から送出される値A2・△si-2,qが加わる。
次のクロツクt1，１の後第１減算器の出力側１3
からは中間値： Zi,1＝si−A2△si-2,q ……（3.1） が送出される。
PCM信号値siの、DPCM符号器の入力側Ｅから
出力側０まで過程を説明する。時t1，１の前にお
いてPCM信号値siは第１減算器１の入力側Ｅに加
わる。第１減算器の減算入力側１2には、量子化
回路４から送出される値A2・△si-2,qが加わる。
次のクロツクt1，１の後第１減算器の出力側１3
からは中間値： Zi,1＝si−A2△si-2,q ……（3.1） が送出される。
そこで第２減算器の第１入力側２1には丁度計
算された中間値Zi,1が加わりかつ第２入力側には
中間値としてA2・s^i-2が加わる。たゞしＡは予測
係数＜１である。従つて次のクロツクt2,1の後、
第２減算器の出力側には次の第２中間値Zi,2が現
われる。
算された中間値Zi,1が加わりかつ第２入力側には
中間値としてA2・s^i-2が加わる。たゞしＡは予測
係数＜１である。従つて次のクロツクt2,1の後、
第２減算器の出力側には次の第２中間値Zi,2が現
われる。
Zi,2＝si−A2△si-2,q−A2s^i-2 ……（3.2）
式（2.0）を用いて、
Zi,2＝si−△s^i-1 ……（3.21）
が成立つ。
動作クロツクt2，1の後量子化回路４の第２出力
側４3に既に、指定された計算値Ａ・△si-1,qが現
われる。かように次の動作クロツクt1,2後、第３
減算器３の出力側に第３中間値Zi,3が現われる。
側４3に既に、指定された計算値Ａ・△si-1,qが現
われる。かように次の動作クロツクt1,2後、第３
減算器３の出力側に第３中間値Zi,3が現われる。
Zi,3＝si−As^i-1−Ａ・△si-1,q ……（3.3）
式（2.1）を用いて、Zi,3に対して
Zi,3＝si−s^i＝△s^i ……（3.31）
が生じる。
このように第３の中間値Z1,3はDPCM信号値△
siに相応する。既述のようにこの時点に対して、
すべての計算および中間値が第２図に記載されて
いる。次の動作クロツクt2,2後、DPCM符号器の
出力側０に量子化されたDPCM信号△si,qが現わ
れる。第２図に図示された信号値は、時点t1,2に
関連している。
siに相応する。既述のようにこの時点に対して、
すべての計算および中間値が第２図に記載されて
いる。次の動作クロツクt2,2後、DPCM符号器の
出力側０に量子化されたDPCM信号△si,qが現わ
れる。第２図に図示された信号値は、時点t1,2に
関連している。
回路装置は、クロツク制御される計算素子とし
ても、クロツク制御されない計算素子としても構
成することができる。クロツク制御されない計算
素子を使用する場合勿論遅延時間を考慮しかつ場
合に応じて遅延素子の挿入によつて、例えば計算
ユニツト１０における予測値s^iの計算の際遅延時
間を考慮する。クロツク制御される計算素子およ
びクロツク制御されない計算素子を混ぜて使用し
ても同じく有利な実施例を構成することができ
る。
ても、クロツク制御されない計算素子としても構
成することができる。クロツク制御されない計算
素子を使用する場合勿論遅延時間を考慮しかつ場
合に応じて遅延素子の挿入によつて、例えば計算
ユニツト１０における予測値s^iの計算の際遅延時
間を考慮する。クロツク制御される計算素子およ
びクロツク制御されない計算素子を混ぜて使用し
ても同じく有利な実施例を構成することができ
る。
第３図には、第１図の公知の符号化回路の変形
が図示されており、そこでは減算器１の代わりに
加算器１〓が設けられている。この加算器の入力
側１2にはインバータ９が前置接続されている。
相応に、第２図の減算器１ないし３に代わつて加
算器を設けることができる。
が図示されており、そこでは減算器１の代わりに
加算器１〓が設けられている。この加算器の入力
側１2にはインバータ９が前置接続されている。
相応に、第２図の減算器１ないし３に代わつて加
算器を設けることができる。
DPCM符号器の構成は勿論同じ原理に従つて
行なうことができる。
行なうことができる。
第１図は、公知のDPCM符号器の回路略図で
あり、第２図は本発明のDPCM符号器の回路略
図であり、第３図は公知の別のDPCM符号器の
回路略図である。 １，２，３……減算器、４……量子化回路、５
……加算器、６，７……乗算器、Ａ……予測係
数。
あり、第２図は本発明のDPCM符号器の回路略
図であり、第３図は公知の別のDPCM符号器の
回路略図である。 １，２，３……減算器、４……量子化回路、５
……加算器、６，７……乗算器、Ａ……予測係
数。
Claims (1)
- 【特許請求の範囲】 １ 量子化回路と、加算器および乗算器を有す
る、予測値を求める計算ユニツトとを備えた高速
DPMC符号器において、それぞれ第１入力側１1，
２1，３1、減算入力側１2，２2，３2および出力側
１3，２3，３3を有する３つの減算器１，２，３
が直列に接続されており、かつ前記第１減算器１
の第１入力側１1は、その都度PCM信号値Siが供
給される符号器入力側として用いられ、かつ前記
第３減算器３の出力側３3は、少なくとも２つの
出力側４2，４3を有する量子化回路４の入力側４
１に接続されており、かつ予測係数Ａの２乗と乗
算された量子化されたDPCM信号値（A2・△si,q）
が送出される、前記量子化回路４の第１出力側４
２は第１減算器の減算入力側１2に導かれており、
かつ予測係数Ａと乗算された量子化された
DPCM信号値（Ａ・△si,q）が送出される、量子
化回路４の第２出力側４3は、第３減算器３の減
算入力側３2に導かれており、かつ量子化回路４
の第２出力側４3は更に、予測値（s^i）を求めるた
めに、予測係数の２乗と乗算する（A2・s^i）計算
ユニツト１０を介して第２減算器の減算入力側２
２に接続されており、かつ付加的な乗算器が設け
られており、該乗算器は量子化回路４の第１また
は第２の出力側４2または４3に接続されておりか
つ１／A2または１／Ａとの乗算によつて量子化された DPCM信号値（△si,q）を計算しかつ送出するこ
とを特徴とする高速DPCM符号器。 ２ 量子化回路と、加算器および乗算器を有す
る、予測値を求める計算ユニツトとを備えた高速
DPCM符号器において、それぞれ第１入力側１1，
２1，３1、減算入力側１2，２2，３2および出力側
１3，２3，３3を有する３つの減算器１，２，３
が直列に接続されており、かつ前記第１減算器１
の第１入力側１1は、その都度PCM信号値（Si）
が供給される符号器入力側として用いられ、かつ
前記第３減算器３の出力側３3は、少なくとも２
つの出力側４2，４3を有する量子化回路４の入力
側４1に接続されており、かつ予測係数Ａの２乗
と乗算された量子化されたDPCM信号値（A2・
△si,q）が送出される、前記量子化回路４の第１
出力側４2は第１減算器の減算入力側１2に導かれ
ており、かつ予測係数Ａと乗算された量子化され
たDPCM信号値（Ａ・△si,q）が送出される、量
子化回路４の第２出力側４3は、第３減算器３の
減算入力側３2に導かれており、かつ量子化回路
４の第２出力側４3は更に、予測値s^iを求めるため
に、予測係数の２乗と乗算する（A2・s^i）計算ユ
ニツト１０を介して、第２減算器の減算入力側２
２に接続されており、かつ前記量子化回路４の第
３出力側４4が設けられており、該出力側に量子
化されたDPCM信号値（△si,q）が送出されるよ
うにしたことを特徴とする高速DPCM符号器。 ３ 量子化回路と、加算器および乗算器を有す
る、予測値を求める計算ユニツトとを備えた高速
DPMC符号器において、それぞれ第１入力側１1，
２1，３1、加算入力側１2，２2，３2および出力側
１3，２3，３3を有する３つの加算器１，２，３
が直列に接続されており、かつ前記第１加算器１
の第１入力側１1は、その都度PCM信号値Siが供
給される符号器入力側として用いられ、かつ前記
第３加算器３の出力側３3は、少なくとも２つの
出力側４2，４3を有する量子化回路４の入力側４
１に接続されており、かつ予測係数Ａの２乗と乗
算された量子化されたDPCM信号値（A2・△si,q）
が送出される、前記量子化回路４の第１出力側４
２はインバータを介して第１加算器の加算入力側
１2に導かれており、かつ予測係数Ａと乗算され
た量子化されたDPCM信号値（Ａ・△si,q）が送
出される、前記量子化回路４の第２出力側４3は
インバータを介して、第３加算器３の加算入力側
３2に導かれており、かつ前記量子化回路４の第
２出力側４3は更に、予測値（s^i）を求めるために
予測係数の２乗と乗算する（A2・s^i）計算ユニツ
ト１０およびインバータを介して前記第２加算器
の加算入力側２2に接続されており、かつ付加的
な乗算器が設けられており、該乗算器は量子化回
路の第１または第２の出力側４2または４3に接続
されておりかつ１／A2または１／Ａとの乗算によつて それぞれ量子化されたDPCM信号値（△si,q）を
計算しかつ送出することを特徴とする高速
DPCM符号器。 ４ 量子化回路と、加算器および乗算器を有す
る、予測値を求める計算ユニツトとを備えた高速
DPCM符号器において、それぞれ第１入力側１1，
２1，３1、加算入力側１2，２2，３2および出力側
１3，２3，３3を有する３つの加算器１，２，３
が直列に接続されており、かつ前記第１加算器１
の第１入力側１1は、その都度PCM信号値Siが供
給される符号器入力側として用いられ、かつ前記
第３加算器３の出力側３3は、少なくとも２つの
出力側４2，４3を有する量子化回路４の入力側４
１に接続されており、かつその都度予測係数Ａの
２乗と乗算された量子化されたDPCM信号値
（A2・△si,q）が送出される第１出力側４2はイン
バータを介して第１加算器の加算入力側１2に導
かれており、かつ予測係数Ａと乗算された量子化
されたDPCM信号値（Ａ・△si,q）が送出される、
量子化回路４の第２出力側４3はインバータを介
して、第３加算器３の加算入力側３2に導かれて
おり、かつ量子化回路４の第２出力側４3は更に、
予測値s^iを求めるために予測係数の２乗と乗算す
る（A2・s^i）計算ユニツト１０およびインバータ
を介して前記第２加算器の加算入力側２2に接続
されており、かつ前記量子化回路４の第３出力側
４4が設けられており、該出力側に量子化された
DPCM信号値（△si,q）が送出されるようにした
ことを特徴とする高速DPCM符号器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823232516 DE3232516A1 (de) | 1982-09-01 | 1982-09-01 | Schneller dpcm-kodierer |
| DE3232516.9 | 1982-09-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5961219A JPS5961219A (ja) | 1984-04-07 |
| JPH0126206B2 true JPH0126206B2 (ja) | 1989-05-23 |
Family
ID=6172236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58153363A Granted JPS5961219A (ja) | 1982-09-01 | 1983-08-24 | 高速ｄｐｃｍ符号器 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4541102A (ja) |
| EP (1) | EP0104470B1 (ja) |
| JP (1) | JPS5961219A (ja) |
| AT (1) | ATE40499T1 (ja) |
| AU (1) | AU540830B2 (ja) |
| BR (1) | BR8304725A (ja) |
| DE (2) | DE3232516A1 (ja) |
| NO (1) | NO833096L (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60158856U (ja) * | 1984-03-30 | 1985-10-22 | 能美防災株式会社 | 消火冷却用液体散布装置 |
| JPS60158855U (ja) * | 1984-03-30 | 1985-10-22 | 能美防災株式会社 | 消火冷却用液体散布装置 |
| JPS6158327A (ja) * | 1984-08-30 | 1986-03-25 | Fujitsu Ltd | 高速ｄｐｃｍ符号器 |
| JPS61142824A (ja) * | 1984-12-14 | 1986-06-30 | Fujitsu Ltd | 高速ｄｐｃｍ符号器 |
| DE3586932T2 (de) * | 1984-08-30 | 1993-05-13 | Fujitsu Ltd | Differentielle kodierungsschaltung. |
| US4658239A (en) * | 1984-09-14 | 1987-04-14 | Siemens Aktiengesellschaft | Differential pulse code modulation coder |
| DE3571731D1 (en) * | 1985-04-03 | 1989-08-24 | Itt Ind Gmbh Deutsche | Circuit for compressing data for digital video signals with a difference pulse code modulator |
| ATE48354T1 (de) * | 1985-09-23 | 1989-12-15 | Siemens Ag | Codierer fuer mehrdimensionale differenz-pulscode- modulation mit hoher arbeitsgeschwindigkeit. |
| EP0218917B1 (de) * | 1985-09-23 | 1989-08-16 | Siemens Aktiengesellschaft | Codierer für mehrdimensionale Differenz-Pulscode-Modulation mit hoher Arbeitsgeschwindigkeit |
| DE3679545D1 (de) * | 1986-04-19 | 1991-07-04 | Itt Ind Gmbh Deutsche | Datenreduzierschaltung mit einem differenz-pulscodemodulator fuer videosignale. |
| US4684983A (en) * | 1986-07-31 | 1987-08-04 | Rca Corporation | Non-linear processor for reducing the dynamic range of a digitized error signal |
| US4745474A (en) * | 1987-04-17 | 1988-05-17 | General Electric Company | Two resolution level DPCM system |
| US4907248A (en) * | 1987-09-22 | 1990-03-06 | Zenith Electronics Corporation | Error correction for digital signal transmission |
| US4866510A (en) * | 1988-09-30 | 1989-09-12 | American Telephone And Telegraph Company | Digital video encoder |
| JPH07109991B2 (ja) * | 1989-06-05 | 1995-11-22 | 日本ビクター株式会社 | ノイズシェーピング型再量子化回路 |
| US5187482A (en) * | 1992-03-02 | 1993-02-16 | General Electric Company | Delta sigma analog-to-digital converter with increased dynamic range |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1980000207A1 (en) * | 1978-06-27 | 1980-02-07 | Indep Broadcasting Authority | Predictive differential pulse-code modulation apparatus |
| US4470146A (en) * | 1982-04-30 | 1984-09-04 | Communications Satellite Corporation | Adaptive quantizer with instantaneous error robustness |
-
1982
- 1982-09-01 DE DE19823232516 patent/DE3232516A1/de not_active Withdrawn
-
1983
- 1983-08-16 US US06/523,610 patent/US4541102A/en not_active Expired - Fee Related
- 1983-08-24 JP JP58153363A patent/JPS5961219A/ja active Granted
- 1983-08-29 NO NO833096A patent/NO833096L/no unknown
- 1983-08-29 EP EP83108504A patent/EP0104470B1/de not_active Expired
- 1983-08-29 DE DE8383108504T patent/DE3379096D1/de not_active Expired
- 1983-08-29 AT AT83108504T patent/ATE40499T1/de not_active IP Right Cessation
- 1983-08-31 BR BR8304725A patent/BR8304725A/pt unknown
- 1983-08-31 AU AU18577/83A patent/AU540830B2/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| EP0104470A3 (en) | 1986-11-26 |
| ATE40499T1 (de) | 1989-02-15 |
| DE3232516A1 (de) | 1984-03-01 |
| NO833096L (no) | 1984-03-02 |
| DE3379096D1 (de) | 1989-03-02 |
| AU1857783A (en) | 1984-03-08 |
| EP0104470B1 (de) | 1989-01-25 |
| BR8304725A (pt) | 1984-04-10 |
| JPS5961219A (ja) | 1984-04-07 |
| US4541102A (en) | 1985-09-10 |
| AU540830B2 (en) | 1984-12-06 |
| EP0104470A2 (de) | 1984-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0126206B2 (ja) | ||
| US4754483A (en) | Data compression system and method for audio signals | |
| US4536880A (en) | Digital DPCM-coder having a high processing speed | |
| KR100542960B1 (ko) | 신호프로세서 | |
| US4622537A (en) | Predictive code conversion method capable of forcibly putting a feedback loop in an inactive state | |
| US4658239A (en) | Differential pulse code modulation coder | |
| CA1312382C (en) | Arrangement for dpcm-coding with high data rate | |
| RU2029435C1 (ru) | Комбинационный рекуррентный формирователь остатков | |
| JP2573921B2 (ja) | テレビジヨン信号のｄｐｃｍコード化装置 | |
| JPS58197918A (ja) | 適応差分復号器 | |
| JPS61159826A (ja) | デイジタル−アナログ変換装置 | |
| RU2057396C1 (ru) | Устройство для сжатия данных | |
| JPS57157696A (en) | Processing system for encoding between frames | |
| JP2561854B2 (ja) | 符号化装置 | |
| JPS6251830A (ja) | 並列処理型平面予測回路 | |
| JPS5995726A (ja) | 高速ｄｐｃｍ符号器 | |
| KR19980042808A (ko) | 신호 처리기 | |
| JP2566208B2 (ja) | テレビジョン信号のｄｐｃｍコ−ド化装置 | |
| JP2740560B2 (ja) | 音声符号化回路の試験方式 | |
| JPH01119185A (ja) | 予測符号化装置 | |
| JPH0156579B2 (ja) | ||
| JPH01114181A (ja) | 符号化システム | |
| JPH11251906A (ja) | Ａ／ｄ変換データ出力方法 | |
| JPS62264785A (ja) | 並列処理回路 | |
| JPS6157131A (ja) | 差分デ−タ送信・受信回路 |