JPH0156579B2

JPH0156579B2 -

Info

Publication number: JPH0156579B2
Application number: JP61223957A
Authority: JP
Inventors: Gurareruto Hansuuyooahimu; Yuurugen Matsutaushu Hansu
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1985-09-23
Filing date: 1986-09-24
Publication date: 1989-11-30
Also published as: AU567015B2; JPS6272230A; EP0218918B1; ATE48354T1; EP0218918A1; AU6301586A; DE3667232D1

Description

【発明の詳細な説明】産業上の利用分野本発明は特許請求の範囲１の上位概念による符
号器に関する。

従来技術信号のデジタル伝送又は記憶の際屡々差分パル
ス符号変調（DPCM）方式が用いられる。もと
の信号は先ず電気信号に変換され、サンプリング
され、次いでデジタル化される。この方式ではそ
のようにして得られたデジタル化サンプリング値
の代わりにそのつど、先行するサンプリング値か
ら計算された推定値に対する実際の推定値の差が
伝送される。この方式の目標ないし狙いとすると
ころは伝送ないし記憶しなければならないデータ
を比較的少なく済ませることにある。西独特許出
願公開第3232516号公報には第１図中に１元的符
号化用の簡単なDPCMループが示してある。
DPCM値の計算は４つの計算ステツプで行なわ
れこの４つの計算ステツプは２つの順次連続する
サンプリング値の時間間隔内で行なわなければな
らない。特別な量子化器の使用によつて、乗算器
の一部が余計になり、異なる複数計算ループへの
分割によつて、２つのサンプリング値の間隔内で
たんに２つの計算ステツプを行ないさえすればよ
いようになる。

先行特許出願第3433840号明細書に記載の
DPCM符号器は１つの内部計算ループのほかに
たんに２つの別の計算ループを有する。所要の乗
算器は特別な配線によつて実現され得る、それと
いうのはその乗算器は扱われる値を一定の予測係
数ａ＝2^-n（ｎ＝０、１、２…）で乗算するからで
ある。西独特許出願公開公報第3232516号に記載
されているような特殊な量子化器（これはその出
力側の１つに、予測係数“ａ”で乗算された
DPCM値を送出する）は不要である。

概説した符号器は１元的DPCM符号化に適す
る。多元的符号化、例えばテレビ画像の伝送の際
必要とされるものの場合、先行する１つのテレビ
ライン又は先定するテレビ画像又はテレビフイー
ルドのサンプリング点を考慮する別の予測器が必
要である。

発明の目的本発明の課題とするところは多元的DPCM変
調用の高速符号器を提供することにある。

発明の構成上記課題は請求範囲１記載の構成要件により解
決される。有利な実施例は従属請求項に記載され
ている。

本発明によれば所要の計算操作が並列的に３つ
の計算ループで実行される。２つのサンプリング
値の間隔（たんに動作クロツクT_Oのクロツク周
期とも称される）の期間中たんに２つの計算操作
を行ないさえすればよい。１つのクロツク周期期
間中３つの加算又は減算操作を行なうことが可能
であるようにすれば（直列接続体により全動作伝
搬走行時間（遅延）は周知のようにわずかしか増
大しない）符号器の回路装置は簡単化される。

実施例次に図示の実施例を第１図〜第１１図を用いて
本発明を説明する。

第１図に示す、DPCM用の多元的符号器の基
本構成では符号器入力側１と符号器出力側３との
間に３つの減算器SU１，SU２，SU３と量子化
装置QEとの直列接続体が示されている。符号器
は３つの計算ループを有しこれら計算ループは
夫々、量子化装置QEの出力側から３つの減算器
SU１〜SU３の減算入力側への量子化された
DPCM値の帰還結合により形成される。

第１の計算ループは量子化装置QEの出力側３
から第１の乗算器Ｍ１を介して第３の減算器SU
３の減算入力側まで延びており、上記第３減算器
の出力側は量子化装置QEの入力側２に接続され
ている。

第２計算ループは量子化装置の出力側から第１
の加算器AD１と、通常は制限器Ｂと、次いで第
２レジスタＲ２と、２つの乗算器Ｍ２，Ｍ３とを
介して第２減算器SU２の減算入力側に延びてい
る。第２計算ループは内部計算ループを有しこの
内部計算ループは制限器の出力側から第２レジス
タＲ２、第２乗算器Ｍ２、第２加算器AD２を介
して第１加算器AD１の第２入力側に帰還接続さ
れている。この内部計算ループは多くの回路変形
で実現できる。第２レジスタＲ２及び第２乗算器
Ｍ２の順序は勿論入れ替え可能である。同様に、
第２レジスタは第１加算器AD１の第２入力側に
直ぐ前置接続されてもよいし、又は第２加算器
AD２が第１加算器AD１の第１入力側に前置接
続されてもよい。場合により制限器を省くことも
できる。いずれの場合においても、第１加算器
AD１の出力側に現われる信号は作動クロツクT_O
の１クロツク周期だけ遅延されて第１加算器の第
２入力側に供給される前に係数ａで乗算されねば
ならず、第２減算器SU２の減算入力側に供給さ
れる前に係数a²で乗算されねばならない。上記回
路の変形の場合勿論構成素子の（走行）遅延、記
憶時間が考慮されねばならない。

第３の計算ループは量子化装置QEの出力側か
ら第１の加算器AD１、制限器Ｂ、制限器Ｂの出
力側４に接続されたライン予測器PRLを介して
第１減算器SU１の減算入力側へ延びている。さ
らに予測器PRLの出力側６は別のレジスタR_Z+1
を介して第２加算器AD２の第２入力側と接続さ
れている。

先ず、符号器の動作について理論的に考察す
る。符号器はその出力側にて、量子化された
DPCM値ΔSi，ｑを送出しようとするものであ
る。この量子化DPCM値は算出されたDPCM信
号値ΔSiの量子化によつて得られる。その際その
信号値は量子化装置QEの入力側に加わるもので
ある。第３計算ループ、ひいてはそれによる多元
的符号化は差当り考慮しないものとする。
DPCM信号値ΔSiは実際のサンプリング値Siから
の所謂推定値S^iの減算によつて得られる。このこ
とは一般的に周知であり、冒頭に述べた刊行物に
記載されている。

Δs_i＝s_i−ｓ＾_i 式(1) その場合推定値S^iの計算には下記式が成立つｓ＾_i＝ａ（ｓ＾_i-1＋Δs_i-1、_q）、式(2) ｓ＾_i-1＝ａ（ｓ＾_i-2＋Δs_i-2、_q）式(3) 式(3)を式(2)に代入すると次のようになるｓ＾_i＝ａ〔ａ（ｓ＾_i-2＋s_i-2、_q）＋s_i-1、_q〕式
(4) ｓ＾_i＝a²（ｓ＾_i-2＋Δs_i-2、_q）＋aΔs_i-1、_q式(
5) ｓ＾_i＝ａｓ＾_i-1＋aΔs_i-1、_q 式(6) 念のため局部出力側４から送出される再生され
た値は次のようになる。

s_r、_i＝ｓ＾_i＋Δs_i、_q ＝ａ（ｓ＾_i-1＋Δs_i-1、_q）＋Δs_i、_q 式(7) DPCM符号器中で推定値S^iは式(5)ないし(6)に
従つて計算される。よつてDPCM信号に対して
は次式が成立つ Δs_i＝s_i−ａｓ＾_i-1−aΔs_i-1、_q 式(8) 上記式の意味するのは実際のDPCM信号が、
実際のサンプリング値Siからの上記各項の減算に
よつて求められることである。

上記各式は一元的DPCM符号化に対して導出
されている。多元的（実施例では２元的）
DPCM符号化の場合次の関係式が成立つ、 S^_i＝ｓ＾_i＋s^z_i 式(9) この場合S^_iは１元的DPCM符号化の場合の推定
値に相応する推定値成分である。付加的推定他成
分S^Z_iは多元的DPCM符号化の推定値成分であ
る。

上記を第９図を用いて詳細に説明する。第９図
には１つのテレビ画像の一部−２本の相互に上下
に位置するテレビラインが示してある。多元的
DPCM符号化の場合推定値は実際のサンプリン
グ値Siに先行するサンプリング値Ａから求められ
るのみならず、その上方にある先行ラインのサン
プリング値Ｂ，Ｃ，Ｄからも求められる。推定値
は例えば下記式(10)により算出される。

Ｓ＾_i＝aA＋a³B＋a²C＋a³D 式(10) この場合、個々のサンプリング値を重み付けす
る係数はａのべき乗であると仮定する。符号器中
では推定値は一般公知のように勿論サンプリング
値から直接算出されるのではなく符号器の局部出
力側４に現われる再形成されたサンプリング値か
ら算出されて、それにより受信側でデコーダとの
同期動作が確保される。更に第９図ではインデツ
クスで表わすサンプリング値Ｓに対する画点Ａ，
Ｂ，Ｃ，Ｄの対応づけが示されている。各サンプ
リング値Siに対して１つの相応の推定値S^ _iが算
出されねばならない。

式(2)に相応して式(11)が成立つ。

ｓ＾_i＝aA＝ａ（S^ _i-1＋Δs_i-1、_q）式(11) 従つて付加的推定値成分に対して次式が成立つ s^z_i＝a³B＋a²C＋a³D 式(12) 従つて、 S^ _i＝ａ（S^ _i-1＋Δｓ＾_i-1、_q）＋s^z_i 式（13）符号器の動作について説明する前に先ず幾つか
の前提条件について述べる。第１図の回路装置で
はレジスタＲがメモリとして設けられている。こ
のレジスタＲ１は量子化ユニツトQEに設けられ
ており、第２レジスタＲ２は制限器Ｂに後置接続
されている。付加的レジスタR_Z+1が第２加算器
AD２の第２入力側に前置接続されており、別の
レジスタが予測器PRL内に設けられている。ク
ロツクパルスT_Oによりレジスタが制御される。
クロツクパルスT_Oの１つのクロツク周期期間は
２つのサンプリング値Si，Si₊₁の時間間隔に相応
する。勿論、レジスタの代わりに遅延素子又は他
のメモリを用い得る。乗算器Ｍは遅延を有しない
か、たんに無視可能な遅延を有する、それという
のは乗算器は相応の配線によつて実現され得るか
らである。このことの前提となるのは予測係数ａ
＝1/2又はそれのべき乗であるということである。
記載された信号表現もしくはその信号状態はクロ
ツクパルスT_Oの直ぐ前の時点に対して成立つ。

先ず、符号器を第３の計算ループ、従つて第１
の減算器SU１を無視して説明する。このために、
第１図に示されている信号状態に比して遅れてい
る時点を基礎とする。符号器入力側１に加わるサ
ンプリング値Siからは第２減算器SU２では項ａ
ｓ＾_i-1が減算され、第３減算器では項aΔｓ＾_i-1,q・
が
減算される。第１項は内部計算ループに対する式
(3)に従つて得られたものである。従つて、式(2)に
従つて、サンプリング値Siから一元的符号化に対
する推定値S^ _iが減算されている。

第３計算ループでは多元的DPCM符号化の場
合付加的推定値成分S^zが求められる。レジスタ
R_Z+1を介して上記推定値成分S^Z_i-1が第２加算器
AD２に供給され、内部計算ループからの推定値
S^ _i-1（式(3)）に加えられ、第１加算器AD１の第
２入力側に供給される。予測器PRLの出力側６
から付加的推定値成分S^Zが第１減算器SU１の減
算入力側に供給される。従つて式（13）、式(11)、
式(5)を用いてDPCM信号値ΔSiは次のように得ら
れる。

Δs_i＝s_i−s^z_i −a²（S^ _i-2＋Δs_i-2、_q）−aΔs_i-1、_q 式（14）計算ループは次のように構成されている、即ち
種々異なる計算ループにて各計算操作が同時に行
なわれるように構成されている。第１の計算ルー
プ中にはレジスタＲ１、量子化器Ｑ、実際上遅延
のない乗算器Ｍ１、第３減算器SU３が設けられ
ている。この計算ループ中でレジスタＲ１の情報
が読出されねばならず、２つの計算ステツプ、す
なわち量子化及び減算が行なわれなければならな
い。量子化が行なわれている間、既に減算器SU
１，SU２にて減算器が行なわれる。その結果相
互に減算さるべき信号が、ほぼ同時に第３減算器
SU３の入力側に加わる。複数の減算器の直列接
続により全伝搬（走行）遅延が周知のようにたん
にわずかしか延長されない。それというのはその
つどLSBの２進桁の結果を以てもう既に、後続
の減算器にて精確な減算過程を始めるのに十分で
あるからである。このことは第１０図の時間ダイ
ヤグラムに示してあり、ここでは、量子化器の遅
延τQが、２つの減算器SU１，SU２の遅延τSU
１，τSU２の和にほぼ相応する。内部計算ループ
においても１つのクロツク周期期間中たんに２つ
の加算を行ないさえすればよい。減算器及び量子
化装置が、通常の遅延を有する場合、次のことを
基礎とすることができる、即ち、第１計算ループ
の遅延が、実際上量子化装置QEの遅延τQと第３
減算器SU３の遅延τSU３の和であつて、符号器
の最大動作速度を定める、ということを基礎とす
ることができる。レジスタの遅延は無視できるほ
ど小さい。

第２図にはライン予測器PRLを詳細に示して
ある。この予測器は遅延素子としてレジスタR₂
〜Rz有し、これらのレジスタは同様にクロツク
パルスT_Oによつて制御され、入力信号S_r,i-1をほ
ぼ１テレビラインの期間だけ遅延する。３つの最
後の切換段R_Z-2，R_Z-1，R_Zの出力側には夫々１
つの乗算器が接続されている。乗算器の出力側は
加算器を介してまとめられ、予測器の出力側６か
らは付加的推定値成分S^Zが送出される。遅延の
問題を回避するためライン予測器が第３図に相応
して構成される。この予測器の場合付加的推定値
が、既に２つのクロツク周期期間分だけ、より早
く求められ、最後の２つのレジスタR_Z-1，R_Zに
よつて遅延される。付加的推定値成分S^Zは既に
さらにより早く求められ得る。

同様にこの推定値成分はやはり３元的DPCM
符号化の場合にも先行テレビ画像のサンプリング
値を考慮できる。

第４図には符号器の変形が示してある。第１激
算器SU１と第２減算器SU２との間に第３レジス
タＲ３が挿入接続されている。相応して、第１減
算器SU１の減算入力側には１クロツク周期期間
だけ後行する付加的推定値成分S^Z_i+1が供給され、
この成分は予測器の最後のレジスタRzの入力側
から取出される。この手段によつて、相応に高速
の量子化器Ｑのもとで符号器の動作速度を幾らか
高めることができる、それというのはたんに２つ
の減算器SU２，SU３が直列に接続されているか
らである。量子化器Ｑとしては１つのROM又は
１つのゲートネツトワーク（ロジツクアレイ）を
使用できる。

第５図に示す符号器の別の変形では第２のレジ
スタＲ２が第１加算器AD１の第２入力側に直接
前置接続されている。これによつて第４のレジス
タＲ４を減算器SU２とSU３との間に挿入接続す
ることが可能である。量子化装置QEの場合量子
化器ＱとレジスタＲ１の順序が逆にされる。これ
により各計算ループ中で１つのクロツク周期期間
中たんに２つの計算操作しか必要でない。第３の
レジスタＲ３は必要な場合第５図に示されている
ように挿入接続のままにしておくことができる。

制限器Ｂの遅延が差障りとなる場合には第２減
算器SU２の減算入力側が、係数a²を以て乗算す
る乗算器Ｍ４を介して第１加算器AD１の出力側
と直接接続され得る。この変形を第１２図に示し
てある。その他の点では上記変形は第３図に示す
回路装置に相応する。

上記符号器の動作は既述の符号器のそれに相応
する。それでもDPCM信号値ΔSiを求める手法を
再度説明する。記載された信号はやはり１つのク
ロツクパルスT_Oの少し前の時点について当嵌ま
る。２つのクロツク周期期間前に入力側１にサン
プリング値Siが加わつている。このサンプリング
値Siから先ず付加的推定値成分S^Ziが減算されて
いる。さらにひきつづいての１つのクロツク周期
期間の後入力側１にサンプリング値S_i+1が加わつ
ており、第３のレジスタＲ３の出力側にはSi−
S^Ziが現われる。その際式(5)に相応して先ず項 a²（S^ _i-2＋Δｓ＾_i-2、_q）が差引かれる。

さらにひきつづいての１つのクロツク周期期間
の後上記の信号値が得られる。式（14）に相応し
て量子化装置QEの入力側に所望のDPCM値ΔSi
が加わる。先行の回路条件から明かなように、レ
ジスタＲ３を省くことができる。第１の減算器
SU１は第４のレジスタＲ４の出力側と第３減算
器SU３との間にも挿入接続され得る。その場合
勿論そのつど所属の付加的推定値は−第４図ない
し第１図に相応して−第１減算器の減算入力側
（−）に供給せねばならない。

減算器の代わりに、２の補数が供給される加算
器を使用することもできる。第６図にはこれを略
示してある。ここで使用されている３つの減算器
SU１^*，SU２^*，SU^*は夫々１つの乗算器の前置
接続された加算器から成り、上記乗算器は減算す
べき値を係数−１で乗算する。加算器としても、
減算器としても使用される構成ユニツトは例えば
テキサスインストウルメント社の型番SN54 181
である。

第１１図には直列に接続された３つの減算器
SU１〜SU３を使用した構成に対する変形が示し
てある。

その際第２の減算器が省かれており、その代わ
り、第３の加算器AD３が設けられており、この
加算器の出力側は第１減算器SU１の減算入力側
（−）と接続されている。第３加算器の入力側に
加わる信号は第１、第２減算器の減算入力側にそ
れまで供給された信号である。

第７図には特別な配線による乗算器の実現例が
示してある。この例では係数1/2で乗算しようと
するものである。第２乗算器は次のようにして実
現される、すなわち、すべてのビツトが極性ビツ
トVZBを除いて１つの２進桁だけずらされ、極
性ビツトVZBの後で最も高い桁の（MSB）ビツ
トとして２進値“０”が挿入されるようにするの
である。この過程は第３乗算器Ｍ３において再度
繰返される。乗算器の精確な構成はバイナリオフ
セツトコード又は２の相補コードが用いられるか
に依存する。線路における呼称は乗算器に接続さ
れた構成素子を表わす。所謂小数点以下の桁を十
分考慮しようとする場合破線で示す線路が使用さ
るべきものである。

西独特許出願公開第2332516号公報から公知の
量子化装置であつて、乗算器Ｍ１を不要にするも
のを用いることもできる。この比較的高価な量子
化装置は予測係数ａ≠2^-nの場合好適である。

第８図には正の数に対する制限器の基本構成図
が示してある。制限は数値2⁷−１から行なおとす
るものである。制限器は７つのオアゲートOR１
〜OR７から成り、それらオアゲートの入力側に
は７ビツトＢ１〜Ｂ７の各１つが供給される。こ
の数値領域を上回る際このことを検出するには１
つ多くの２進桁を考慮しなければならず、オーバ
ーフロービツトUBがロジツク１状態をとり、ほ
かのすべてのビツトの値に無関係にすべてのゲー
ト出力側がロジツク１に切換えられ、それにより
数値2⁷−１が表わされる。ここで示される方式に
よる乗算器及び制限器の回路装置の詳細は当業者
に公知であり、ここでは詳述する必要はない。

発明の効果本発明によれば多元的DPCM用符号化の際さ
らにほかに予測器が従来必要とされていた、など
の欠点を取除き、多元的DPCM変調用の高速符
号器の回路装置を簡単化できるという効果が奏さ
れる。

【図面の簡単な説明】

第１図は多元的符号器の基本回路構成図、第２
図はライン予測器の回路構成図、第３図はライン
予測器の変形の構成図、第４図は符号器の変形の
構成図、第５図は第２実施例の構成図、第６図は
減算用の加算器を使用した実施例の構成図、第７
図は乗算器の実現例の構成図、第８図は制限器例
の構成図、第９図は伝送すべき画像の一部の説明
図、第１０図は複数の減算器の直列接続体による
伝搬遅延の時間全体の延長を説明するための時間
ダイヤグラムを表わす図、第１１図は減算回路の
変形例の構成図、第１２図は符号器の別の変形例
の構成図である。１……符号器入力側、２……量子化装置の入力
側、３……符号器出力側、４……制限器の出力
側、５，６……予測器の入、出力側、QE……量
子化装置、SU１〜SU３……減算器、Ｂ……制限
器、AD１〜AD３……加算器。

Claims

【特許請求の範囲】１多元DPCM用符号器であつて、該符号器の
入力側１にデジタル化サンプリング値Siが供給さ
れ、該サンプリング値とそのつど推定値Siとの差
形成により、DPCM信号値ΔSiが算出されこの
DPCM信号値は量子化装置QEに供給され、この
量子化装置の出力側３から量子化されたDPCM
値ΔSi.qが送出されるように構成されているもの
において、 (a) ３つの減算器SU１，SU２，SU３の直列接
続体を設け該減算器は符号器の入力側１と量子
化装置QEの入力側２との間に挿入接続されて
おり、 (b) 第１の計算ループを設け該第１計算ループは
量子化装置QEの出力側３から、一定の予測係
数ａで乗算する第１の乗算機Ｍ１を介して、量
子化装置に前置接続された第３の減算器SU３
の減算入力側（−）に帰還接続されており、 (c) 内部計算ループを設け該内部計算ループは量
子化装置の出力側３に接続された第１の加算器
AD１を有し該加算器はその出力側から第２レ
ジスタＲ２と第２乗算器Ｍ２との直列接続体を
介して且第２加算器AD２を介して当該第１加
算器AD１の第２入力側に帰還接続されてお
り、 (d) 第２計算ループを設け該第２計算ループは量
子化装置QEの出力側から第１加算器AD１、
レジスタＲ２を介し、また夫々予測係数ａで乗
算する２つの乗算器Ｍ２，Ｍ３を介して、第３
の減算器SU３に前記接続された第２の減算器
SU２の減算入力側（−）に帰還接続されてお
り、 (e) 第３の計算ループを設け該第３計算ループは
第１の加算器AD１と当該出力側から付加的推
定値S^Ziを送出するライン予測器PRLとを介し
て、さらに前置接続の第１の減算器SU１の減
算入力側（−）に帰還接続されており、更に前
記ライン予測器PRLの出力側６はレジスタ
R_Z+1を介して第２加算器AD２の第２入力側に
接続されていることを特徴とする高速多元
DPCM変調用符号器。２第１減算器SU１と第２減算器SU２との間に
第３レジスタＲ３が挿入接続されており、更に、
第１減算器SU１の減算入力側（−）はライン予
測器PRLの第２出力側６^*と接続されており、前
記予測器の第２出力側には付加的な推定値SZiが
出力側６におけるよりも既に早く現われるように
構成されている特許請求の範囲第１項記載の符号
器。３量子化装置QEは第１レジスタＲ１とこれに
後置接続された量子化器Ｑ、またはその逆の順序
に接続されたものを有する特許請求の範囲第１項
又は第２項記載の符号器。４第１加算器AD１には制御器Ｂが後置接続さ
れている前記特許請求の範囲各項のうちいずれか
１に記載の符号器。５減算器SU１〜SU３の代わりに加算器が設け
られており該加算器には減算さるべき計算値が係
数−１で乗算されて供給されるように構成されて
いる前記特許請求の範囲各項のうちいずれかに記
載の符号器。６たんに予測係数ａ＝2^-n（ｎ＝０、１、２、３、…）が設定されており、乗算器Ｍは相応の配線によつ
て実現されている前記特許請求の範囲各項のうち
いずれかに記載の符号器。７レジスタＲの代わりに遅延素子が設けられて
いる特許請求の範囲第１項記載の符号器。８第２減算器SU２の代わりに第３の加算器
AD３が設けられており、該第３加算器の入力側
は第３乗算器Ｍ３及び予測器PRLの出力側と接
続されており、更に、前記第３加算器の出力側は
第１減算器SU１の減算入力側と接続されている
特許請求の範囲第１項又は第３項記載の符号器。９多元DPCM用符号器であつて、該符号器の
入力側１にデジタル化サンプリング値Siが供給さ
れ、該サンプリング値とそのつど推定値Siとの差
形成により、DPCM信号値ΔSiが算出されこの
DPCM信号値は量子化装置QEに供給され、この
量子化装置の出力側３から量子化されたDPCM
値ΔSigが送出されるように構成されているもの
において、 (a) ３つの減算器SU１，SU２，SU３の直列接
続体を設け該減算器は符号器の入力側１と量子
化装置QEの入力側２との間に挿入接続されて
おり、 (b) 第１の計算ループを設け該第１計算ループは
量子化装置QEの出力側３から、一定の予測係
数(a)で乗算する第１の乗算機Ｍ１を介して、量
子化装置に前置接続された第３の減算器SU３
に帰還接続されており (c) 内部計算ループを設け該内部計算ループは量
子化装置の出力側３に接続された第１の加算器
AD１を有し該加算器はその出力側から第２レ
ジスタＲ２と第２乗算器Ｍ２とを介して且第２
加算器AD２を介して当該第１加算器AD１の
第２入力側に帰還接続されており、その際第２
レジスタＲ２は第１加算器AD１の第２入力側
に直接的に接続されており、また、第２加算器
の出力側は第２レジスタＲ２の入力側と接続さ
れており、 (d) 第２計算ループを設け該第２計算ループは量
子化装置QEの出力側から第１加算器AD１、
レジスタＲ２を介し、また夫々予測係数ａで乗
算する２つの乗算器Ｍ２，Ｍ３を介して、第３
の減算器SU３に前記接続された第２の減算器
SU２の第２入力側に帰還接続されており、 (e) 第３の計算ループを設け該第３計算ループは
第１の加算器AD１と当該出力側から付加的推
定値S^Z１を送出するライン予測器PRLとを介
して、前置接続の別の第１の減算器SU１の減
算入力側（−）に帰還接続されており、更に前
記ライン予測器PRLの出力側は第２加算器AD
２の第２入力側に接続されており、更に第２減
算器SU２と第３減算器SU３との間に第４レジ
スタＲ４が挿入接続されており、更に、量子化
器ユニツトQEは後置接続された第１のレジス
タＲ１を有する量子化器Ｑを備えていることを
特徴とする高速多元DPCM変調用符号器。１０第１の加算器AD１の出力側が、予測係数
の２乗（a²）で乗算する第４の乗算器MUを介し
て第２減算器SU２の減算入力側（−）と接続さ
れている特許請求の範囲第９項記載の符号器。