JPS5995726A - 高速ｄｐｃｍ符号器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の関連する技術分野 本発明は、量子化回路と、整数の遅延指標によって特徴
付けられた、先行するＰＣＭ信号値から予測係数を用い
て計算される見積り値の使用によってＤＰＣＭ信号値を
求めるための算術計算素子とを備えた、入力側にＰＣＭ
信号値が加わる高速ＤＰＣＭ符号器に関する。・信号の
デジタル伝送または記憶のため（で、差分・ξルス符号
変調（ＤＰ　ＣＭ　）方式が使用されることか多い。伝
送するべき信号は標本化されかっＰ　ＣＭ信号値ｓ１を
生じる。先行するＰＣＭ信号値Ｓ　ｉ−ｋから見積り値
↑１が計算される・差△ｓ＋　＝　ｓｉ−↑　が量子化
されかつそれから伝送乃至記憶されろ。この方法の目的
は一比較的僅かなビット伝送速度しか必要としないこと
である。これにより必要な伝送速度乃至所要記憶容量が
僅かになる。第１図には簡単なりＰＣＭル−ゾが図示さ
れている。このループの動作を後で詳しく説明する。見
積り値Ｓ１の計算は牛ステップで行なわれる。この牛ス
テップは、連続する２つのＰＣＭ信号値”ｉ”ｉ＋４の
時間間隔ｔＡに相応する時間内で行なわれなげればなら
ない。例えば広帯域テレビジョン信号のような高いデー
タ伝送速度の場合、この計算動作のために極めて僅かな
時間しか使用できないので、最近の回路技術を使用した
場合でも上記計算の実現は困難であるか或いは不可能で
ある。

発明の課題 本発明の課題は、短い処理時間を有するＤＰＣＭ符号器
を提供することである。

発明の構成 冒頭に述べた公知技術から出発してこの課題は本発明に
よれば次のように解決される。即ちＤＰＣＭ符号器とし
て２つの直列接続された計算ユニットを設け、かつ第１
計算ユニツトは少なくとも１つの乗算器と、少なくとも
１つの減算器とを有するトランス・ぐ−サルフィルタを
含んでおり、このトランス・ぐ−ザルフィルタは、出力
信号として第１中間値 ｚｌ、１″５ｌ−Ａｓ−Ｂｓ１−ｌ−ＣＳ］　　ｋ　　
　　　　　１ｍ −Ｄｓ　　　−・・・ １−　ｎ （ｋ（Ｊ’（ｍ（ｎ　） を送出し、かつ前記第２計算ユニツトは、出力信号とし
てＤＰＣＭ信号値の量子化誤差を送出する量子化回路を
備え、かつ所属の予測係数と乗算される量子化誤差を求
めろための算術計算素子を設け、かつ上記のように評価
された、第１中間値の量子化誤差を少な（とも１つの別
の減算器において減算しかつ減算入力側に予測係数と乗
算された量子化誤差が供給される前記側の減算器のうち
最後の減算器の出力側を量子化回路の入力側に接続する
。

発明の効果 ２つの計算ユニットに分割することによって一互いに独
立した計算過程によって見積り値Ｓ１め計算を行なうこ
とができろ。第１計算二ニツトは、実際のＰＣＭ信号値
が、所属の予測係数によって乗算された先行の信号値だ
け低減されて計算されるトランスパーサルフィルタであ
る。

第２計算ユニットにおいては、同じく同じ予測係数によ
って乗算され７）量子化誤差がその前に計算された中間
値から減算されろ。結果として。

量子化されて送出される本来のＤＰＣＭＰＣＭ信号値８
１られる。

量子化回路の少なくとも１つの出力側が、少なくとも１
つの、予測化係数と乗算された量子化誤差を送出するよ
うにすると有利である。

へ 見積り値Ｓ１の計算の際一般に先行のＰＣＭ信号値８１
−１が重要である。量子化回路によって既に積Ａ・９、
が送出されれば、乗算過程を省略することができる。

見積り値を先行する複数のＰＣＭ信号値から計算する際
、第２計算ユニツトにおいて、別の減算器を有する第１
計算ループを設け、上記減滅算器の減算入力側には、予
測係数と乗算された、量子化回路の出力側からの量子化
誤差を供給し、かつ第１計算ループに前置接続され、別
の第３減算器を有する第２計算ループを設け、この第２
計算ループにおいて所属の残りの予測係数と乗算される
量子化誤差を計算しかつ第１中間値から減算するように
すると有利である・第２計算ループに分割することによ
り、次の利点が生じる。即ち第２計算過程の計算動作に
対して量子化回路からの１回の読出し過程と１回の減算
のみを行なえば十分である。この場合、例えば量子化回
路が既にＡ、１の補数を送出することによって減算に代
わって加算を行なうこともできる。

量子化回路が別の出力側を有Ｌ、この出力側から量子化
されたＤＰＣＭ信号値が送出されるようにすると有利で
ある。

量子化回路が量子化されたＤＰ　ＣＭ信号値を直接送出
すれば、量子化誤差および量子化されないＰＣＭ信号値
からＤＰＣＭ信号値の計算をすることは不要である。

加算器の第１入力端を量子化回路の入力側に接続し、ま
た第２入力端を量子化誤差が送出されろ、量子化回路の
出力側に、量子化されたＤＰＣＭ信号値を求めるために
接続すると、コストの点で有利である。

予測係数Ａと乗算される量子化誤差Ａｑ１’）他に量子
化誤差ｑ１も直接送出する量子化回路が設けられていれ
ば、付加的な加算器の使用によって量子化されたＤＰＣ
Ｍ信号を計算することができる。量子化回路において、
量子化されたＤＰＣＭ信号値を送出１−るのが省略され
る。量子化誤差ｑ１の送出は、見積り値の計算が複数の
先行するＰＣＭ信号値から行なわれるときに常時有利で
ある。

見積り値を先行するＰＣＭ信号値から計算するために、
第１計算ユニツトが乗算器を含み、この乗算器の第１入
力端をＤＰＣＭ符号器の入力側に接続し、かつ乗算器の
第２入力端に予測係数を供給し、かつ乗算器の出力側を
第１減算器の減算入力側に接続し、この減算器の第１入
力端を同様入力側に接続し、また出力側を別の減算器の
第１入力端に接続し、この減算器の出力側を量子化回路
の入力側に接続し、かつ予測係数によって評価される、
量子化回路の第２出力側を、別の減算器の減算入力側に
接続すると有利である。

この回路装置において、使用のＤＰＣＭ符号器原理が特
別有利である。第２計算ユニツトにおいて、ＰＣＭ信号
の標本周期の間、量子化回路の出力送出オ６よび減算過
程のみを行なえばよｔ　Ｘ　。

第２計算ユニツトの時間的に精密でクリティカルな計算
動作は、所属の予測係数を用いた量子化誤差の評価に無
関係に行なわれる。

量子化回路としてランダムにアドレス指定可能なメモリ
を設けると有利である。

ランダムにアドレス指定可能な読出しメモリ（ＲＯＭ　
’）は量子化回路として有利に使用される。入力側に加
わるＤＰＣＭ信号値は、アドレスとして作用する。送出
されるデータが量子化されたＤＰＣＭ信号値および量子
化誤差を成す。

最適な高速ＤＰＣＭ符号器の構成において、量子化回路
の出力側に現われる、予測係数によって評価される量子
化誤差をその入力何処も供給するようにすれば有利であ
る。

量子化回路には、計算されたＤＰＣ’ＭＰＣＭ信号値△
Ｓ量子化回路から送出される、予測係数Ａと乗算された
量子化誤差ｑ　がアドレスとして入力される。量子化さ
れたＤＰＣＭ信号値の検出は、ランダムにアドレス指定
可能な読出しメモリ（ＲＯＭ　）の形式により記憶され
たデータの読出しによって行なうこともできるし、相応
のＤＰＣＭ信号値を内部で全部または部分的に計算する
ごとによってもできる。

量子化回路として高集積化された論理回路（論理アレイ
）を設けると有利である。

高集積化された論理回路（論理アレイ）の使用によって
、量子化回路の動作速度が高められる０これにより減算
器（加算器）とＲＯＭとの組合わせも実現される。

減算器の代わりに、第２入力端にその都度減算されるべ
き値の補数が供給される加算器を設けると有利である。

これにより市販の加算器が使用される。

実施例の説明 次に本発明を図示の実施例を用いて詳細に説明する・ 第１図には、従来のＤＰＣＭ符号器が図示されている。

このＤＰＣＭ符号器は、入力側１１が回路装置の入力側
Ｅを成している減算器１を有する。減算器ｌの出力側１
３は、量子化回路２０入力側２１に接続されている。量
子化回路の出力側２２は、量子化されたＤＰＣＭＰＣＭ
信号値が１＋　　ｑ 送出される、ＤＰＣＭ符号器の出力側０を形成している
。量子化回路２の出力側は、加算器３の第１入力側−３
１ＶＣも接続されている。加算器の出力側３３は、乗算
器５の第１入力端５１に接続されている・乗算器５の出
力側５．は減算器の減算入力側１２および加算器３の第
２人力側３２に接続されている。乗算器の第２人力側５
２に、一定の予測係数へ≦１が供給される。回路の入力
側Ｅには、ＰＣＭ信号ｓ１が供給される。指標１によっ
て、信号の時間的順序が示される。

ＤＰＣＭ符号器の動作は、先行する標本値から見積り値
金１を計算することにある。印加されるＰＣＭ信号値ｓ
１および見積り値ｓ１の差から差△ｓ１が計算され、引
続いて量子化され、それから伝送されろ。量子化された
このＤＰＣＭ信号は、△ｓ１．ｑと称される。ＤＰＣＭ
信号値の計算の時間的経過は次の４つのステップで行な
われる。

１、時点ｔ１まで： △５ｌ−８ｉ−８１の計算 ２、時点ｔ２まで： △Ｓ１→△ｓ１１．の量子化 ３、時点ｔ３まで： ？＋△Ｓ　　の加算 　１　ｑ 屯　時点ｔ４まで： 乗算：Ａ値↑、＋へｓ　　）＝↑１＋１１　　　　　１
　、ｑ これら４つの計算ステップは、２つの連続するＰＣＭ信
号値３’＋Ｓ　　　　の時間間隔に相応ｌ　　１＋１ する時間ｔＡ内で・行なわれなければならない。

ＤＰ　ＣＭ符号器は略示されているにすぎない。

この場合、時点ｔｌ乃至ｔ４でその都度各回路要素から
出力信号が生じろものと仮定した。このことは、適当な
モジュールの選択によって行なうことができるが、付加
的な遅延素子または適当な一時メモリ（双安定マルチバ
イブレータ）によって行なうことができる。

第２図には、本発明のＤＰＣＭ符号器の原理を示す基本
回路が図示されている。このＤＰＣＭ符号器は、２つの
計算ユニッ）ＣＩおよびＣ２から成る。ＤＰＣＭ符号器
の入力側はこＸでもＥで示され、また出力側は０で示さ
れている。

第１計算ユニツ）Ｃ１は、減算器ｌを有する。

その第１入力側１１は入力側Ｅに直接接続されている。

第１減算器の第２入力端１２、即ち減算入力側は、乗算
器５の出力側５３に接続されている。

この乗算器の第１入力側５１も直接入力側Ｅに接続され
ている。乗算器５の第２入力端５２には、予測係数Ａが
供給される。第２計算ユニツトＣ２は、別の減算器（第
２減算器）９を有する。

この減算器の出力側９３は、量子化回路７０入力側７１
に接続されている。量子化回路の第１出力側７２は、例
えばそれぞれ生ビット幅を有する量子化されたＤＰＣＭ
信号値△８　ｒ　、ｑを送出し、また第２出力側７３は
、第２減算器の減算入力側９２に帰還接続され′（いろ
。この減算器の第１人；ｔｌ、３において信号は１図示
の個所に生じかつ次の信号変化または計算素子の動作ク
ロックまで保持されるものとしている。基本回路にｔｌ
ｌｎで示すすべての個所では、情報は同じ時点で変化す
る。

要するに、例えば入力側ＥにおけるＰＣＭ信号値の変化
、乗算器５、第１減算器および量子化回路７の出力側に
おける結果の送出は、同じ動作クロックＴ１によって行
なわれる。第２指標ｎは単に、ＤＰＣＭ符号器内のＰＣ
Ｍ信号値の追跡をわかり易（するために用いられている
にすぎない。ｔ２．ｎで示されている時点は、時点ｔ１
＋ｎに対して約１８０°位相シフトされている・第１計
算ユニツトＣ１と第２計算ユニツｈＣ２との間に任意の
長さの遅延素子を挿入することができ、第２減算器９に
２つの入力値を適切な時点で供給することを考慮しさえ
すればよい。

ＤＰＣＭ符号器の機能をわかり易くするためにもう１度
第１図に戻って説明する。量子化回路２の出力側に、量
子化されたＤＰＣＭ信号へ”’　＋ｑが現われる。量子
化誤差を９１とすると、 式１　　△”ｉ＋ｑ＝”ｉ　　’ｉ＋ｑｉが成立つ。

次の見積り値↑、　を計算するためにまず量］＋量 子化回路２の出力信号に加算器３において、生じた見積
り値Ｓ１か加算される。これにより、式２　　　　（Ｓ
　、−３１＋ｑ　）＋（ｓ　　）’＝ｓ　４＋ｑ　ｉｌ が成立つ。

第１図にはこの時点ｔ６における信号表示が図示されて
いる。時点ｔ４における予測係数Ａとの乗算後、新しい
信号値に対して 式３　　　Ｓ１＋１−Ａ（Ｓ１＋ｑｉ）が成立つ。

以前の見積り値Ｓ、に対して 式４　　５ｊ−Ａ（Ｓ’ｉ−１＋ｑ、−１）が成立って
いた。

これによりＤＰＣＭ信号値△ｓ１　は次のように計算す
ることができる。

式５　　△Ｓ＝Ｓ・−８ ＩＩ＋ ＝（Ｓ、−Ａ　　、　　　）−（Ａ　　、　　　）１　
８ｌ−ＩＱ！−１ 第１項５ｉ−ＡＳｉ−１の計算は、本発明のＤＰＣＭ符
号器の第１計算ユニツトＣ１ＶＣおいて行なわれ、第２
項Ａ−ｑ、、の計算は第２計算ユニツトＣ２において行
なわれる。こ〜では見積り値の計算に対して最後の信号
値が使用されるものとした。

ＤＰＣＭ信号値Ｓ、が本発明のＤＰＣＭ符号器を通過す
る様子を入力側Ｅから出力側０まで追跡する。入力側Ｅ
においてＰＣＭ信号値が時点ｔ１において動作クロック
Ｔ１によって変化する。時点ｔ１，１において信号値ｓ
１が入力側Ｅに加わる。同じ時点で乗算器５の出力側５
！。

から積Ａ−８，−１が送出される。これら２つの値は第
１減算器１に供給されかつ第１中間値Ｚ　　＝ｓ　−Ａ
−８が生じる。この中間値ｌ　＋Ｊ　　　　　　ｌ　　
　　　　　　ｌ−１Ｚ１，１を、第２計算ユニツトｃ２
は任意の時点で使用することができる。こ〜で例えば時
点ｔ１，２において次の動作クロックＴ１が生じるもの
とする。第２減算器９に中間値Ｚ１１および量子化回路
７の第２出力側７６から予測係数Ａと乗算された量子化
誤差Ｑｉ　　ｊが供給される。

時点ｔ２，２において第２減算器の出力側９３にＤＰＣ
Ｍ信号値△Ｓ　が生じる。第２図のすべての記号はこの
時点に対して図示されている。

従って時点ｔ１，２以来既に入力側に次のＰＣＭ信号値
Ｓ・　が加わっている。

ｌ＋１ 第３図には、わかり易くするために動作クロックＴ１お
よびＴ２を有する時間ダイヤグラムが図示されている。

次の動作クロックＴ１後、時点ｔ１，３において量子化
回路７の第１出カ側７２から次の量子化されたＤＰＣＭ
信号値△Ｓ１，９が送出される。

第４図には、第２図の変形回路が原理的に示されている
。乗算器５に、第１遅延素子６が後置接続されている。

第１減算器の出力側１３と第２減算器の入力側９１との
間に、第２遅延素子８′が挿入されておりかつクロック
制御されない量子化回路７１の出力側と第２減算器の減
算入力側９２との間に第３遅延素子牛が挿入されている
。遅延素子としてこの場合も、動作クロックＴ１および
Ｔ２によって制御されている双安定マルチバイブレータ
または類似のメモリを使用することができる。

第１遅延素子６によって、第１減算器ｌに同じ時点にお
いて新しい入力信号が供給されるようにできるっ同しこ
とが、第２減算器９に対しても当嵌る。その他、動作は
第２図の基本回路に図示されているＤＰＣＭ符号器と同
じである。

見積り値Ｓ、の計算は、複数の先行するｐｃＭ信号値か
らも行なうことができる。このことは、例えばテレビ、
ジョン信号に対するＤＰＣＭ符号化の場合である。第５
図には、テレビジョン画像の２つの連続１−る走査線の
画素が図示されている。画素Ｘに対する見積り値を計算
するために、同様画素ａ乃至ｄの信号値が用いられる。

相応の本発明の符号器が第６図に図示されている。２次
元の予測が行なわれるＤＰＣＭ符号器の第１計算ユニツ
トｃ１０ば、４つの乗算器５，５１乃至５３を有する。

これら乗算器は、入力信号値を画素ａ乃至ｄに対応され
た予測化係数Ａ乃至りと乗算する。ＤＰＣＭ符号器の入
力側Ｅ１は、遅延素子６９を介して第１減算器に接続さ
れ、また乗算器５、遅延素子６．加算器１１および別の
遅延素子６８を介してこの減算器ｌの減算入力側に接続
されている・減算器ｌの出力側は、更（（別の遅延素子
４８を介して第２計算ユニツトｃ２０の入力側に接続さ
れている。これらとはまた別の遅延素子６０も入力側Ｅ
１に接続されている。この遅延素子の遅延時間は、１走
査線−３画素に相応する。この遅延素子６０の出力側は
、第２乗算器５１、遅延素子６１、加算器１２および遅
延素子６７を介して加算器１１の第２入力端に接続され
ている。

遅延素子６０の出力側には同じく、第３乗算器５２が接
続されている。この乗算器の出力側は、遅延素子６２、
加算器１３および遅延素子６６を介して加算器１２の第
２入力端にも接続されている。更に遅延素子６ｏの出力
側は、遅延素子６５、第４乗算器５３および遅延素子６
３を介して加算器１３の第２入力端にも接続されている
。第２計算ユニツトは、２つの出力側７３および７４を
有する量子化回路７２を有する。

出力側７４には、量子化誤差Ｑｉが生じる。ＤＰＣＭ符
号器の出力側ｏ１の量子化された出力信号は加算器ｌＯ
において計算される・この加算器には、量子化回路７２
の出力側７４も接続され、また量子化回路の入力信号が
供給される。

量子化回路の出力側７４は、１走査線−小画素の遅延時
間を有する遅延製子牛○を介して、乗算器５５乃至５７
を有する第１計算ループに接続されている。これら乗算
器は量子化誤差をこＮでも適時に所属の予測係数に乗算
する。このために乗算器５５の入力側は、遅延製子牛○
の出力側に接続されておりかつ別の遅延素子４２を介し
て加算器１４に接続されておりかつ別の遅延素子４６は
第３減算器８の減算入力側に接続されている。この減算
器は第２計算ユニツトＣ２０の入力側を形成する。乗算
器５６も、遅延素子４０の出力側に接続されておりかつ
遅延素子４３、加算器１５および遅延素子４５を介して
加算器１４の第２入力端に接続されている。

乗算器５７は、一方において遅延素子４７を介して遅延
素子４０の出力側に接続されており他方において別の遅
延素子４４を介して加算器１５の第２入力端にも接続さ
れている。第３減算器８の出力側は遅延素子４１を介し
て、第２図から明らかな別の減算器９の第１入力端に接
続されている。予測係数Ａと乗算された量子化誤差ｑ１
が送出される量子化回路７２の第２出カ側７３は、遅延
製子牛を介して減算器９０減算入力側に接続されており
、この減算器の出力側は量子化回路７２０入力側７１に
接続されている。遅延素子４ｏおよび６ｏを除くすべて
の遅延素子は、入力側Ｅｌに加わるＰＣＭ信号値の周期
に相応する周期ｔＡだけ時間遅延作用する。

これら遅延素子は有利にはクロック制御されろ双安定マ
ルチノぐイブレータ（レジスタ）によって実現される。

ＤＰＣＭ符号器の出力側０１には通例、ＰＣＭ信号の送
出に対して通常使用できるものより大きなビット幅を有
するデータ語が現われる。

この場合語の幅は後置の符号器によって制限されること
がある。

第１計算ユニツトにおいて第１図に相応して第１中間値 一＝Ｃｓ、、、ｍ−１）８．　　。

が計算される。

所属の予測係数によって評価される量子化誤差の計算は
、第２計算ユニツトＣ２０の２つの計算ループにおいて
行なわれる。第１計算ループにおいて予測係数Ｂ、Ｃお
よびＤによる評価が行なわれる。予測係数は第１中間値
ｚ１，１から減算され、その結果減算器８乃至後置接続
された遅延素子４１の出力側に第２中間値が生じろ 第７Ｚ−８−ＡｓＩ−に−Ｂｓ］−４ ＋、２　　　　１ −Ｃ９１−ｍ　　’Ｓｉ　−ｍ　　　Ｑｉ　−１（ｌｉ
　−ｍ−Ｑｉ−ｎ 式６および式７の指標には通例１であるので、遅延素子
４および減算器９を有する第２計算ループが設けられて
いる。というのは第２図におけるように、量子化回路か
ら送出される最後の量子化誤差はこＮで既に一緒に評価
されなければならないからである。式６の指標ｌ乃至ｎ
は常時により大きく、実際のＰＣＭ信号値ｓ　＋　Ｋ関
連付けられた先行する信号値の遅延を表わし、見積り値
ｓ１の計算のために考慮される。ｋ。

１．ｍ、ｎはこ又では遅延指標として表わされろＯ 従って減算器９の出力側においてＡ９□−えの減算後、 式８　　△５−ｓ−ｓ、＝ｓ−Ａ（ｓ４−に＋ｌ　　　
　　　１　　　　　　］　　　　　　】ｑｉ−ｋ）−Ｂ
（Ｓｉ−４ｑｌ−ｌ）十〇（１−ｍ　　Ｑｊ−７）　−
Ｄ（ｓｉ−ｎ＋Ｑｉ−ｎ）が成立つ。

回路を構成する際、予測係数Ａ乃至りによって評価され
るＰＣＭ信号値および量子化誤差の減算を、遅延素子を
介して入力側Ｅ、と量子化回路７２０入力側との間に挿
入されている別の複数の減算器においても行なうことが
できろ。

これによりＰＣＭ信号の通過時間のみが高められること
になる。

更に量子化回路は勿論績Ｂ−ｑ、、Ｃ−ｑ。

Ｄ・Ｑｉも送出することかでき、またはＢ−ｑ、　　ｚ
、ＣＱｉ−ｎ等の計算は、出力側から送出される、−；
−・・との乗算による積Ａ−ｑ、の乗算によっＡ ても行なうことができる。

第７図において動作速度に関して最適化される。第２図
のＤ　Ｉ？　ＣＭ符号器の変形実施例が図示されている
。第２計算ユニツトは、量子化回路７３として使用され
ろクロック制御されろＲＯＭから成っている。このＲＯ
Ｍには、減算器工の出力側１３の他に、予測係数Ａと乗
算された量子化誤差が送出されろ自身の出力側７３が再
びアドレスとしてその入力側７５に接続されている。そ
の際ＤＰＣＭ符号器全体は、唯一の動作クロックＴ１に
よって作動することができる。従来のＲＯＭの代わりに
高集積化回路装置（論理アレー）な使用することもでき
る・この回路装置において、遅延時間を許容するとき、
第２図の減算器９におけるように部分的または完全な減
算を行なうこともできる・ ＤＰＣＭ復号器はＤ　Ｉ）　ＣＭ符号器と同じ原理によ
り構成することができる。

【図面の簡単な説明】

第１図は従来のＤ　Ｉ）　ＣＭ符号器の原理的な回路図
であり、第２図は１次元の予測が行なわれろ本発明のＤ
ＰＣＭ符号器の原理的な回路図であり、第３図は第２図
の回路の動作を説明するための時間ダイヤグラムを示す
図であり、第４図はクロック制御されるメモリを有する
１実施例の原理的な回路図であり、第５図は２次元の予
測が行なわれるＤＰ　ＣＭＭ符号器おいて見積り計算の
ために必要な画点の位置を示す図であり、第６図は２次
元予測が行なわれるＤＰＣＭ符号器のブロック回路図で
あり、第７図は１次元の予測が行なわれる最適な高速１
）　Ｉ）　ＣＭ符号器の原理的な回路図である。 ５１−ＰＣＭ信号値、△ｓ　、−Ｄ　Ｐ　ＣＭ信号値、
Ｓｉ　・・見積り値、ｑｌ・・・量子化誤差、Ａ、Ｂ。 ご置・・予測係数、ｋ＋　１１　＋　ｍ　＋　ｎ・・　
・・遅延指標、ｚ、＝中間値、Ｃ１，Ｃ２，ＣＩＯ，Ｃ
２０・・計算ユニット、１，８．９・・減算器、５゜５
１〜５３．５５〜５７・・乗算器、３．１０〜１５・・
加算器、２，７，７１．７２　　量子化回路、牛、６．
８’、４０〜牛７，６０〜６３．．６５〜６９　遅延素
子 ＦＩＧ　４ ＦＩＧ　５

Claims (1)

1. 【特許請求の範囲】 １、量子化回路と、整数の遅延指標（ｋ、ｌ。 ｒｎ、ｎ・・）によって特徴付けられた、先行するＰＣ
   Ｍ信号値から予測係数（Ａ　、、Ｂ　、　Ｃ。 ・・・）を用いて計算される見積り値（ｓ、）の使用に
   よってＤＰＣＭ信号値（△３１）を求めるための算術計
   算素子とを備えた、入力側にＰＣＭ信号値（Ｓ、）が加
   わる高速ＤＰＣＭ符号器において、 ＤＰＣＭ符号器として２つの直列接続された計算ユニッ
   ）（ＣＩＯ，Ｃ２０）が設けられており、かつ第１計算
   ユニツ）（Ｃ１○）は少なくとも１つの乗算器（５）と
   、少な（とも１つの減算器（１）とを有するトランスパ
   ーサルフィルタを含んでおり、該トランスパーサルフィ
   ルタは、出力信号として第１中間値 Ｚ　　　　　−ｓ　　　−Ａ　　　　　　−Ｂ　　　　
   　　　−Ｃ１，１−ＩＳトｋＳ１−ｌＳｉ−□ ＝Ｄ８６　−・・・ −ｎ （ｋ＜Ａ＜ｍ＜ｎ　） を送出し、かつ前記第２計算ユニツト（Ｃ２０）は、出
   力信号としてＤＰＣＭ信号値（△Ｓｉ）の量子化誤差（
   ｑ；）を送出する量子化回路（７２）を備えており、か
   つ所属の予測係数と乗算される量子化誤差（Ａ、、Ｂ ｑｌ−ｋｑｉ−１ 、Ｃ、Ｄ　　　　、　　・・）を求めるための算ｑｉ−
   ｍ　　ｑｉ−ｎ 術計算素子（５５ないし５７）が設けられており、かつ
   上記のように評価された、第１中間値（Ｚ、、、）の量
   子化誤差が少な（とも１つの別の減算器（Ｑ、８）にお
   いて減算されかつ減算入力側に予測係数Ａと乗算された
   量子化誤差（ｑｌ−４，）が供給される前記減算器のう
   ち最後の減算器（９）の出力側が量子化回路（７２）の
   入力側（７１）に接続されていることを特徴とする高速
   ＤＰＣＭ符号器。 ２、量子化回路（７２，７１）の少なくとも１つの出力
   側（７３）は少なくとも１つの、予測化係数と乗算され
   た量子化誤差（Ａ−ｑ　　）を特 徴とする特許請求の範囲第１項記載のＤＰＣＭ符号器。 δ　第２計算ユニソ）（Ｃ２０）において別の減算器（
   ９）を有する第１計算ループが設けられており、該減算
   器の減算入力側（９２）には、予測係数Ａと乗算された
   、量子化回路（７２）の出力側からの量子化誤差（Ａ、
   ）ｑ。 が供給され、かつ第１計算ループに前置接続されていて
   、別の第３減算器（８）を有する第２計算ループが設け
   られており、該第２計算ループにおいては所属の残りの
   予測係数（Ｂ、Ｃ，Ｄ、・・・）と乗算される量子化誤
   差（Ｂｑｉ−１ｑｉ　−ｍ　　’１４−ｎ”’）が計算
   されかつ第１中間値（Ｚ、、１）から減算される特許請
   求の範囲第２項記載の高速ＤＰＣＭ符号器。 ４、量子化回路（７，７１，７３）が別の出力側（７２
   ）を有し、該出力側から量子化されたＤＰＣＭ信号値（
   ΔＳ　　）が送出される特　ｌ　ｑ 許請求の範囲第１項ないし第３項のいづれが１つに記載
   の高速ＤＰＣＭ符号器。（第２図）５、加算器（１０）
   の第１入力側（１０１）は量子化回路（７２）の入力側
   （７１）に接続されており、また第２入力端（１０２）
   は量子化誤差（ｑｌ）が送出される、量子化回路の出力
   側（７４）に、量子化されたＤＰＣＭ信号値（△５１１
   ｑ　　）を求めるために接続されている特許請求の範囲
   第１項ないし第３項のいずれか一つに記載の高速ＤＰＣ
   Ｍ符号器。（第６図）６、第１計算ユニツト（Ｃ１）が
   乗算器（５）を含み、該乗算器の第１入力側（５１）は
   ＤＰＣＭ符号器の入力側（Ｅ）に接続されており、かつ
   乗算器（５）の第２入力端（５２）に予測係数（，４）
   が供給され、かつ乗算器（５）の出力側（５６）は第１
   減算器の減算入力側（１２）に接続されており、該減算
   器の第１入力端（１１）は同様入力側（Ｅ）に接続され
   ており、また出力側（１３）は別の減算器（９）の第１
   入力端（９１）に接続されており、該減算器の出力側（
   ９６）は量子化回路（７）の入力側（７１）に接続され
   ており、かつ予測係数ＡＫよって評価される量子化誤差
   （Ａ１．）が送出される、量子化回路の第２出カ側（７
   ３）は、別の減算器の減算入力側（９２）　Ｋ接続され
   ている特許請求の範囲第２項記載の高速ＤＰＣＭ符号器
   。（第２図） ７、量子化回路として自由にアドレス可能なメモリ（Ｒ
   ＯＭ、ＦＲＯＭ）が設けられている特許請求の範囲第１
   項ないし第６項のいずれか１つに記載の高速ＤＰＣＭ符
   号器。 ８、　量子化回路（７３）の入力側（７５）にも、出力
   側（７３）に現われる、予測係数（Ａ）によって評価さ
   れた量子化誤差（Ａｑｌ）が供給される特許請求の範囲
   第１項ないし第７項のいずれか１つに記載の高速ＤＰＣ
   Ｍ符号器。 ９　量子化回路（７３）として高速積化論理回路（論理
   アレイ）が設けられている特許請求の範囲第１項ないし
   第８項のいずれか１つに記載の高速ＤＰＣＭ符号器。 １０、　　減算器の代わりに加算器が設けられており、
   該加算器の第２入力端にそれぞれ減算するべき値の補数
   が供給される特許請求の範囲第１項ないし第９項のいず
   れかに記載の高速ＤＰＣＭ符号器。