JPH01262644A - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JPH01262644A JPH01262644A JP9093688A JP9093688A JPH01262644A JP H01262644 A JPH01262644 A JP H01262644A JP 9093688 A JP9093688 A JP 9093688A JP 9093688 A JP9093688 A JP 9093688A JP H01262644 A JPH01262644 A JP H01262644A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pattern
- wiring
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
配線形成方法、特に半導体デバイスにおける第１Ｊｉ配
線の形成方法の改良に関し、 低い配線抵抗が得られ、且つ上面に段差の形成されない
配線の形成方法の提供を目的とし、第１の絶縁膜上にシ
リコン層を形成し、該シリコン層上に配線パターンに対
応する耐酸化膜パターンを形成し、熱酸化により該耐酸
化膜パターンに覆われない領域の該シリコン層を選択的
に底部まで酸化シリコン膜に変質せしめ、該耐酸化膜を
除去して該酸化シリコン膜で画定されたシリコン層パタ
ーンの上面を表出せしめ、該シリコン層パターン上を含
む該酸化シリコン膜上に第２の絶縁膜を形成し、該第２
の絶縁膜に前記シリコン層パターンの上面を表出する開
孔パターンを形成し、該開口パターン内に表出するシリ
コン層パターン上に該開孔パターン内を上部まで埋める
厚さの高融点金属層を選択成長させる工程を含んで構成
する。
線の形成方法の改良に関し、 低い配線抵抗が得られ、且つ上面に段差の形成されない
配線の形成方法の提供を目的とし、第１の絶縁膜上にシ
リコン層を形成し、該シリコン層上に配線パターンに対
応する耐酸化膜パターンを形成し、熱酸化により該耐酸
化膜パターンに覆われない領域の該シリコン層を選択的
に底部まで酸化シリコン膜に変質せしめ、該耐酸化膜を
除去して該酸化シリコン膜で画定されたシリコン層パタ
ーンの上面を表出せしめ、該シリコン層パターン上を含
む該酸化シリコン膜上に第２の絶縁膜を形成し、該第２
の絶縁膜に前記シリコン層パターンの上面を表出する開
孔パターンを形成し、該開口パターン内に表出するシリ
コン層パターン上に該開孔パターン内を上部まで埋める
厚さの高融点金属層を選択成長させる工程を含んで構成
する。
本発明は配線形成方法、特に半導体デバイスにおける第
１層配線の形成方法の改良に関する。
１層配線の形成方法の改良に関する。
多層配線構造を有する半導体デバイスにおいて一層目の
配線即ち第１層配線の材料には、該第１層配線の形成さ
れた後の工程において加えられる高温の熱処理に耐える
材料である多結晶シリコン（ポリＳｉ）に不純物をドー
プして導電性を付与してなるポリＳｉ配線が従来一般に
用いられていた。
配線即ち第１層配線の材料には、該第１層配線の形成さ
れた後の工程において加えられる高温の熱処理に耐える
材料である多結晶シリコン（ポリＳｉ）に不純物をドー
プして導電性を付与してなるポリＳｉ配線が従来一般に
用いられていた。
一方今後の半導体デバイスは高集積化、高速化の要求が
一層厳しくなって来るので、従来のように不純物をドー
プして導電性を持たせたポリＳｔを第１層配線に用いた
際には、その抵抗が高いことによってデバイスの動作に
支障をきたすようになってくる。
一層厳しくなって来るので、従来のように不純物をドー
プして導電性を持たせたポリＳｔを第１層配線に用いた
際には、その抵抗が高いことによってデバイスの動作に
支障をきたすようになってくる。
そこで該第１層配線には、上記ポリＳｉより１桁程度比
抵抗の小さい高融点金属のシリサイドをボ’ＪＳｉ上に
積層して抵抗を減少させたポリサイド配線が用いられ始
めているが、高融点金属シリサイドも金属に較べるとま
だ１桁程度比抵抗が高いので、高集積デバイスの高速化
に対しては未だ充分とはいえない。
抵抗の小さい高融点金属のシリサイドをボ’ＪＳｉ上に
積層して抵抗を減少させたポリサイド配線が用いられ始
めているが、高融点金属シリサイドも金属に較べるとま
だ１桁程度比抵抗が高いので、高集積デバイスの高速化
に対しては未だ充分とはいえない。
またデバイスの高集積化が進み多層配線構造が用いられ
るようになると、従来の配線形成方法による場合、上面
に形成される急峻な段差によって上層の配線に断線等の
信頼性低下を生ずるようになる。
るようになると、従来の配線形成方法による場合、上面
に形成される急峻な段差によって上層の配線に断線等の
信頼性低下を生ずるようになる。
そこでより低抵抗で、しかも段差を生じないような第１
層配線の形成方法が要望される。
層配線の形成方法が要望される。
例えばＭＯ３半導体装置において、ポリサイドよりなる
第１層配線は以下に第４図（ａｌ〜（ｄｌを参照して述
べる方法により形成されていた。
第１層配線は以下に第４図（ａｌ〜（ｄｌを参照して述
べる方法により形成されていた。
第４図（ａ）参照
即ちフィールド酸化膜５２及びその下部のｐ型チャネル
ストッパ５３により画定分離された例えばｐ−型シリコ
ン基板５１の素子形成領域５４にゲート酸化膜５５、ポ
リＳｉ等からなるゲート電極５６、ｎ゛型ソース及びド
レイン領域５７及び５８が形成されてなる被処理基板上
に燐珪酸ガラス（ＰＳＧ）等よりなる下層絶縁膜５９を
形成し、該下層絶縁膜５９にソース領域５７、ドレイン
領域５８を表出するコンタクト窓６０ａ、６０ｂ、及び
ゲート電極５６を表出するコンタクト窓６０ｃ等を形成
する。
ストッパ５３により画定分離された例えばｐ−型シリコ
ン基板５１の素子形成領域５４にゲート酸化膜５５、ポ
リＳｉ等からなるゲート電極５６、ｎ゛型ソース及びド
レイン領域５７及び５８が形成されてなる被処理基板上
に燐珪酸ガラス（ＰＳＧ）等よりなる下層絶縁膜５９を
形成し、該下層絶縁膜５９にソース領域５７、ドレイン
領域５８を表出するコンタクト窓６０ａ、６０ｂ、及び
ゲート電極５６を表出するコンタクト窓６０ｃ等を形成
する。
第４図（ｂｌ参照
次いで上記コンタクト窓６０ａ、６０ｂ、６０ｃの内面
を含む下層絶縁膜５９上に厚さ３０００〜５０００人程
度のポリ５ｉｉ６１を気相成長により形成し、該ポリＳ
ｉ層６１上にスパッタリング法により厚さ３０００〜５
０００人程度の高融点金属シリサイド例えばタングステ
ンシリサイド（ｈｓｔ、）ＪＩ６２を形成する。
を含む下層絶縁膜５９上に厚さ３０００〜５０００人程
度のポリ５ｉｉ６１を気相成長により形成し、該ポリＳ
ｉ層６１上にスパッタリング法により厚さ３０００〜５
０００人程度の高融点金属シリサイド例えばタングステ
ンシリサイド（ｈｓｔ、）ＪＩ６２を形成する。
第４図（Ｃ１参照
そして上記ＷＳｉｘ層６２及びポリＳｉ層６１をパター
ニングし第１層のソース配線６３、ドレイン配線６４、
ゲート配線６５を形成する方法であった。
ニングし第１層のソース配線６３、ドレイン配線６４、
ゲート配線６５を形成する方法であった。
しかし上記従来の方法によると、高融点金属シリサイド
が前述のように金属に比べて１桁程度比抵抗が高いこと
による配線抵抗の増大によって該ＭＯ３半導体装置の動
作速度が低下するという問題や、上記第４図（ｄ）に示
されるように第１層配線即ちソース、ドレイン、ゲート
配線６３．６４．６５等が下層絶縁膜５９上に形成され
るので、これら第１層配線による６０００〜１００００
人程度の段差によって該第１層配線形成面上に形成され
るＰＳＧ等の眉間絶縁膜６６の上面に高い段差部６７が
形成される。そのため、該眉間絶縁膜６６上に形成され
るアルミニウム（ＡＩ）等よりなる第２Ｎ配線６８に極
端に薄い領域６８ｔが形成されて、該第２層配線６８に
断線等の信頼性低下を生ずるという問題があった。
が前述のように金属に比べて１桁程度比抵抗が高いこと
による配線抵抗の増大によって該ＭＯ３半導体装置の動
作速度が低下するという問題や、上記第４図（ｄ）に示
されるように第１層配線即ちソース、ドレイン、ゲート
配線６３．６４．６５等が下層絶縁膜５９上に形成され
るので、これら第１層配線による６０００〜１００００
人程度の段差によって該第１層配線形成面上に形成され
るＰＳＧ等の眉間絶縁膜６６の上面に高い段差部６７が
形成される。そのため、該眉間絶縁膜６６上に形成され
るアルミニウム（ＡＩ）等よりなる第２Ｎ配線６８に極
端に薄い領域６８ｔが形成されて、該第２層配線６８に
断線等の信頼性低下を生ずるという問題があった。
そこで本発明は、低い配線抵抗が得られ、且つ段差の形
成されない配線の形成方法を提供することを目的とする
。
成されない配線の形成方法を提供することを目的とする
。
上記課題は、第１の絶縁膜上にシリコン層を形成し、該
シリコン層上に配線パターンに対応する耐酸化膜パター
ンを形成し、熱酸化により該耐酸化膜パターンに覆われ
ない領域の該シリコン層を選択的に底部まで酸化シリコ
ン膜に変質せしめ、該耐酸化膜を除去して該酸化シリコ
ン膜で画定されたシリコン層パターンの上面を表出せし
め、該シリコン層パターン上を含む該酸化シリコン膜上
に第２の絶縁膜を形成し、該第２の絶縁膜に前記シリコ
ン層パターンの上面を表出する開孔パターンを形成し、
該開口パターン内に表出するシリコン層パターン上に該
開孔パターン内を上部まで埋める厚さの高融点金属層を
選択成長させる工程を有する本発明による配線形成方法
によって解決される。
シリコン層上に配線パターンに対応する耐酸化膜パター
ンを形成し、熱酸化により該耐酸化膜パターンに覆われ
ない領域の該シリコン層を選択的に底部まで酸化シリコ
ン膜に変質せしめ、該耐酸化膜を除去して該酸化シリコ
ン膜で画定されたシリコン層パターンの上面を表出せし
め、該シリコン層パターン上を含む該酸化シリコン膜上
に第２の絶縁膜を形成し、該第２の絶縁膜に前記シリコ
ン層パターンの上面を表出する開孔パターンを形成し、
該開口パターン内に表出するシリコン層パターン上に該
開孔パターン内を上部まで埋める厚さの高融点金属層を
選択成長させる工程を有する本発明による配線形成方法
によって解決される。
即ち本発明は、第１の絶縁膜上に形成したポリＳｉ層を
耐酸化膜をマスクにして底部まで選択酸化することによ
って、該第１の絶縁膜上に配線となるポリＳｉ層パター
ンを選択酸化膜によって画定分離された状態に形成する
。そして該面上に第２の絶縁膜を形成し、該第２の絶縁
膜に前記ポリＳｉ層パターンに対応する形状の開孔パタ
ーンを形成して該開孔パターン内に前記ポリＳｉ層パタ
ーンの上面を表出させた後、不活性な絶縁膜上には成長
せず活性なＳｉ面のみに該Ｓｉ面を核にして選択的に成
長する特性を有する高融点金属の選択気相成長手段によ
って該開孔パターン内に表出するポリＳｉ層パターン上
に、選択的に、該開孔パターンを上面まで埋める厚さに
高融点金属層を選択気相成長させることによって、第２
の絶縁膜に埋込まれて上面に段差が形成されず、且つ高
融点金属よりなるために従来に比べ大幅に低抵抗化され
た配線を形成する。
耐酸化膜をマスクにして底部まで選択酸化することによ
って、該第１の絶縁膜上に配線となるポリＳｉ層パター
ンを選択酸化膜によって画定分離された状態に形成する
。そして該面上に第２の絶縁膜を形成し、該第２の絶縁
膜に前記ポリＳｉ層パターンに対応する形状の開孔パタ
ーンを形成して該開孔パターン内に前記ポリＳｉ層パタ
ーンの上面を表出させた後、不活性な絶縁膜上には成長
せず活性なＳｉ面のみに該Ｓｉ面を核にして選択的に成
長する特性を有する高融点金属の選択気相成長手段によ
って該開孔パターン内に表出するポリＳｉ層パターン上
に、選択的に、該開孔パターンを上面まで埋める厚さに
高融点金属層を選択気相成長させることによって、第２
の絶縁膜に埋込まれて上面に段差が形成されず、且つ高
融点金属よりなるために従来に比べ大幅に低抵抗化され
た配線を形成する。
なお高融点金属配線の下部にあるポリＳｉ層は、上記高
融点金属成長の核になるのみでなく、高融点金属と第１
の絶縁膜との間の密着性を高める効果も合わせ持ってい
る。
融点金属成長の核になるのみでなく、高融点金属と第１
の絶縁膜との間の密着性を高める効果も合わせ持ってい
る。
以下本発明を、実施例について図を参照し具体的に説明
する。
する。
第１図（ａｌ〜（ｆ）は本発明の第１の実施例の工程斜
視図、第２図（ａｌ〜（ｄ）は本発明の第２の実施例の
工程断面図、第３図は同第２の実施例の工程平面図であ
る。
視図、第２図（ａｌ〜（ｄ）は本発明の第２の実施例の
工程断面図、第３図は同第２の実施例の工程平面図であ
る。
第１図（ａｌ参照
本発明により下層高融点金属配線例えば下層タングステ
ン（Ｗ）配線を有する多層配線を形成するに際しては、
半導体基板１の上面に従来通りｐｓｃ等からなる厚さ０
．５〜１μｍ程度の下層絶縁膜２を形成し、次いで前記
下層絶縁膜２上に通常の気相成長手段により厚さ５００
〜１０００人程度のポ’ＪＳｉｊｉ１０３を形成し、次
いで該ポリ５ｉｊｉ１０３にガス拡散手段等により燐を
高濃度にドープして該ボ’ＪＳｉｊｉ１０３にｎ型の導
電性を付与する。
ン（Ｗ）配線を有する多層配線を形成するに際しては、
半導体基板１の上面に従来通りｐｓｃ等からなる厚さ０
．５〜１μｍ程度の下層絶縁膜２を形成し、次いで前記
下層絶縁膜２上に通常の気相成長手段により厚さ５００
〜１０００人程度のポ’ＪＳｉｊｉ１０３を形成し、次
いで該ポリ５ｉｊｉ１０３にガス拡散手段等により燐を
高濃度にドープして該ボ’ＪＳｉｊｉ１０３にｎ型の導
電性を付与する。
第１図（ｂ）参照
次いで上記ポリＳｉ層１０３上に通常の気相成長工程及
びバターニング工程を経て、形成しようとする下層配線
パターンの形状に対応する耐酸化膜パターン即ち例えば
厚さ５００〜１０００人程度の窒化シリコン（ＳｉＪ４
）膜パターン４を形成し、該５ｉＪ４膜パターン４をマ
スクにし通常の選択酸化によって、該Ｓｉ３Ｎ４膜に覆
われない領域のポリＳｉ層１０３を底部まで完全に酸化
する。５は該選択酸化による二酸化シリコン（Ｓｉｎｇ
）膜を示す。
びバターニング工程を経て、形成しようとする下層配線
パターンの形状に対応する耐酸化膜パターン即ち例えば
厚さ５００〜１０００人程度の窒化シリコン（ＳｉＪ４
）膜パターン４を形成し、該５ｉＪ４膜パターン４をマ
スクにし通常の選択酸化によって、該Ｓｉ３Ｎ４膜に覆
われない領域のポリＳｉ層１０３を底部まで完全に酸化
する。５は該選択酸化による二酸化シリコン（Ｓｉｎｇ
）膜を示す。
第１図（Ｃ）参照
そして燐酸煮沸処理等により５ｉＪ４ＩＦ！パターン４
を除去することによって該下層絶縁膜２上に、選択酸化
によるＳｉＯ□膜５によって画定分離されたポリＳｉ下
層配線パターン３が形成される。
を除去することによって該下層絶縁膜２上に、選択酸化
によるＳｉＯ□膜５によって画定分離されたポリＳｉ下
層配線パターン３が形成される。
第１図（ｄｌ参照
次いで上記基板上に通常の気相成長手段により従来同様
にｐｓｃ等よりなる厚さ０．５〜１μｍ程度の層間絶縁
膜６を形成し、次いで通常のフォトリソグラフィ手段に
より上記層間絶縁膜６の前記ポリＳｉ下層配線パターン
３の上部領域に該ポリＳｉ下層配線パターン３に対応す
る形状を有する開孔７を形成する。
にｐｓｃ等よりなる厚さ０．５〜１μｍ程度の層間絶縁
膜６を形成し、次いで通常のフォトリソグラフィ手段に
より上記層間絶縁膜６の前記ポリＳｉ下層配線パターン
３の上部領域に該ポリＳｉ下層配線パターン３に対応す
る形状を有する開孔７を形成する。
なお該フォトリソグラフィには、前記５ｉＪｎ膜パター
ン４をパターニングする際に用いたフォトマスクを用い
、前記Ｓｉ３Ｎ４膜パターニングの際のレジストマスク
に対し反転パターンを有するレジストマスクを形成する
のが有利である。
ン４をパターニングする際に用いたフォトマスクを用い
、前記Ｓｉ３Ｎ４膜パターニングの際のレジストマスク
に対し反転パターンを有するレジストマスクを形成する
のが有利である。
第１図（８）参照
次いで例えば６弗化タングステン（ＷＦ６）をメタルソ
ースガスに用い、モノシラン（Ｓ ｉ Ｉｔ ａ ）を
還元ガスに用いる通常の金属タングステンの気相成長手
段により、前記ポリ３１層配線パターン３の上面を核に
し該ポリＳｉＮ配線パターン３上に該ポリＳｉ層配線パ
ターン３上の層間絶縁膜６の開孔７をその上面まで埋め
る厚さに金属タングステン層を選択成長せしめ、これに
よって層間絶縁膜６上に上面を表出して平坦に埋込まれ
且つ下部の下層絶縁膜２との間にポリ３１層配線パター
ン３が介在して下部絶縁ｌｌ９２との強い密着性を確保
した下層タングステン配線８を形成する。
ースガスに用い、モノシラン（Ｓ ｉ Ｉｔ ａ ）を
還元ガスに用いる通常の金属タングステンの気相成長手
段により、前記ポリ３１層配線パターン３の上面を核に
し該ポリＳｉＮ配線パターン３上に該ポリＳｉ層配線パ
ターン３上の層間絶縁膜６の開孔７をその上面まで埋め
る厚さに金属タングステン層を選択成長せしめ、これに
よって層間絶縁膜６上に上面を表出して平坦に埋込まれ
且つ下部の下層絶縁膜２との間にポリ３１層配線パター
ン３が介在して下部絶縁ｌｌ９２との強い密着性を確保
した下層タングステン配線８を形成する。
このようにして形成した下層タングステン配線８は金属
自体よりなるので低い比抵抗を有し、且つ上記のように
眉間絶縁膜６に平坦に埋込まれるので該下層配線の形成
されている面に段差が形成されることはない。
自体よりなるので低い比抵抗を有し、且つ上記のように
眉間絶縁膜６に平坦に埋込まれるので該下層配線の形成
されている面に段差が形成されることはない。
第１図（ｆ）参照
次いで通常通リスバッタリング及びフォトリソグラフィ
の工程を経て上記層間絶縁膜６上に、該下層タングステ
ン配線８と重なり部９によってコンタクトするＡＩ等の
上層金属配線１０を形成し、本発明による多層配線が完
成する。
の工程を経て上記層間絶縁膜６上に、該下層タングステ
ン配線８と重なり部９によってコンタクトするＡＩ等の
上層金属配線１０を形成し、本発明による多層配線が完
成する。
なおここで、前記のように下層タングステン配線８は層
間絶縁膜６の上面に表出し且つ該層間絶縁膜６に平坦に
埋込まれてなり層間絶縁膜６の上面との間には段差が形
成されていないので、該上層金属配線ｌＯは各部で均一
な厚さ（Ｌ）に形成され、該上層金属配線１０の局部的
な断面積の減少による断線や信頼性の低下は防止される
。
間絶縁膜６の上面に表出し且つ該層間絶縁膜６に平坦に
埋込まれてなり層間絶縁膜６の上面との間には段差が形
成されていないので、該上層金属配線ｌＯは各部で均一
な厚さ（Ｌ）に形成され、該上層金属配線１０の局部的
な断面積の減少による断線や信頼性の低下は防止される
。
次ぎに下層に形成されるゲート電極とのコンタクトを含
む実施例について説明する。
む実施例について説明する。
第２図（ａｌ参照
即ち半導体基板ｌ上にゲート酸化膜１１を介して例えば
ポリＳｉよりなるゲート電極１２が形成されてなる基板
上に、該基板上を覆う下層絶縁膜２が形成され、該下層
絶縁膜２にゲート電極１２面を表出するコンタクト窓１
３が形成されてなる被処理基板上に、先ず前記実施例同
様に導電性を付与した厚さ５００〜１０００人程度のポ
リ５ｉＪｉｉ１０３を形成し、次いで該ポリ５３層１０
３上に厚さ５００〜１０００人程度の該コンタクト部を
含む下層配線の形状に対応する形状のＳｉ３Ｎ、膜パタ
ーン４を形成する。
ポリＳｉよりなるゲート電極１２が形成されてなる基板
上に、該基板上を覆う下層絶縁膜２が形成され、該下層
絶縁膜２にゲート電極１２面を表出するコンタクト窓１
３が形成されてなる被処理基板上に、先ず前記実施例同
様に導電性を付与した厚さ５００〜１０００人程度のポ
リ５ｉＪｉｉ１０３を形成し、次いで該ポリ５３層１０
３上に厚さ５００〜１０００人程度の該コンタクト部を
含む下層配線の形状に対応する形状のＳｉ３Ｎ、膜パタ
ーン４を形成する。
第２図（ｂｌ参照
次いで前記実施例同様上記５ｉｚＮａ膜パターン４をマ
スクにして選択酸化を行って、上記ポリ５ｉＮ１０３に
おけるＳｉ３Ｎｍ膜パターン４に覆われない領域を選択
的に底面までＳｉＯ□膜５化し、該Ｓｉｎ、膜５により
画定分離された下層配線に対応する形状のポリＳｉ下層
配線パターン３を形成する。
スクにして選択酸化を行って、上記ポリ５ｉＮ１０３に
おけるＳｉ３Ｎｍ膜パターン４に覆われない領域を選択
的に底面までＳｉＯ□膜５化し、該Ｓｉｎ、膜５により
画定分離された下層配線に対応する形状のポリＳｉ下層
配線パターン３を形成する。
第２図（Ｃ）参照
次いで５ｔＪ４膜パターン４を除去した後、前記実施例
同様の気相成長及びフォトリソグラフィにより上記ポリ
Ｓｉ下層配線パターン３の上面を表出する開孔７を有す
る眉間絶縁膜６を形成する。
同様の気相成長及びフォトリソグラフィにより上記ポリ
Ｓｉ下層配線パターン３の上面を表出する開孔７を有す
る眉間絶縁膜６を形成する。
第２図（ｄ）参照
前記実施例同様の選択気相成長手段により、上記開孔７
内に表出するポリＳｉ下層配線パターン３上に前記下層
絶縁膜２のコンタクト窓１３内を埋め、且つ更に層間絶
縁Ｍ６の開孔７内を上面まで埋めてなる下層タングステ
ン配線８を形成する。
内に表出するポリＳｉ下層配線パターン３上に前記下層
絶縁膜２のコンタクト窓１３内を埋め、且つ更に層間絶
縁Ｍ６の開孔７内を上面まで埋めてなる下層タングステ
ン配線８を形成する。
第３図はこの状態を示した工程平面図で、図中に示され
たＡ−Ａ矢視断面が前記第２図（ｄｌに対応する。なお
図中の各符号は第２図と同一対象物を示している。
たＡ−Ａ矢視断面が前記第２図（ｄｌに対応する。なお
図中の各符号は第２図と同一対象物を示している。
以上の実施例においては層間絶縁膜に平坦に埋込まれる
下層金属配線をタングステン層により形成したが、該下
層配線は選択気相成長によるモリブデン等の他の高融点
金属によっても形成することができる。
下層金属配線をタングステン層により形成したが、該下
層配線は選択気相成長によるモリブデン等の他の高融点
金属によっても形成することができる。
またシリコン層はポリ８１層に限らず、アモルファスＳ
ｉ層であってもよい。
ｉ層であってもよい。
以上説明のように本発明によれば、低い比抵抗を有し、
且つ絶縁膜に平坦に埋込まれた高融点金属による下層配
線が形成され、下層高融点金属配線形成面上に段差が形
成されることがなくなる。
且つ絶縁膜に平坦に埋込まれた高融点金属による下層配
線が形成され、下層高融点金属配線形成面上に段差が形
成されることがなくなる。
従って、該下層配線形成面上に配設される上層の配線の
膜厚が各部において均一に形成されるので、該上層配線
の局部的な断面積減少による断線や信顛性の低下は防止
される。
膜厚が各部において均一に形成されるので、該上層配線
の局部的な断面積減少による断線や信顛性の低下は防止
される。
従って本発明は、多層配線を有する半導体ＩＣの性能及
び信頼度の向上に有効である。
び信頼度の向上に有効である。
第１図（ａ）〜（ｆ）は本発明の第１の実施例の工程斜
視図、 第２図（ａｌ〜（ｄ）は本発明の第２の実施例の工程断
面図、 第３図は本発明の第２の実施例の工程平面図、第４図１
８）〜（ｄ）は従来方法の工程断面図である。 図において、 ｌは半導体基板、 ２は下Ｎ絶縁膜、 ３はポリＳｉ下層配線パターン、 ４はＳｉ３Ｎ、膜パターン、 ５はＳｉｎ、膜、 ６は眉間絶縁膜、 ７は開孔、 ８は下層タングステン配線、 １１はゲート酸化膜、 １２はゲート電極、 １３はコンタクト窓、 １０３ は□ポリＳｉ層 −を示す。 第１図 （゛その１） 第２図 ７Ｆ袷明の第２１実１色４ダ」Ｊ工程平面ｍ箒３図
視図、 第２図（ａｌ〜（ｄ）は本発明の第２の実施例の工程断
面図、 第３図は本発明の第２の実施例の工程平面図、第４図１
８）〜（ｄ）は従来方法の工程断面図である。 図において、 ｌは半導体基板、 ２は下Ｎ絶縁膜、 ３はポリＳｉ下層配線パターン、 ４はＳｉ３Ｎ、膜パターン、 ５はＳｉｎ、膜、 ６は眉間絶縁膜、 ７は開孔、 ８は下層タングステン配線、 １１はゲート酸化膜、 １２はゲート電極、 １３はコンタクト窓、 １０３ は□ポリＳｉ層 −を示す。 第１図 （゛その１） 第２図 ７Ｆ袷明の第２１実１色４ダ」Ｊ工程平面ｍ箒３図
Claims (1)
- 【特許請求の範囲】 第１の絶縁膜上にシリコン層を形成し、 該シリコン層上に配線パターンに対応する耐酸化膜パタ
ーンを形成し、 熱酸化により該耐酸化膜パターンに覆われない領域の該
シリコン層を選択的に底部まで酸化シリコン膜に変質せ
しめ、 該耐酸化膜を除去して該酸化シリコン膜で画定されたシ
リコン層パターンの上面を表出せしめ、該シリコン層パ
ターン上を含む該酸化シリコン膜上に第２の絶縁膜を形
成し、 該第２の絶縁膜に前記シリコン層パターンの上面を表出
する開孔パターンを形成し、 該開口パターン内に表出するシリコン層パターン上に該
開孔パターン内を上部まで埋める厚さの高融点金属層を
選択成長させる工程を有することを特徴とする配線形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9093688A JPH01262644A (ja) | 1988-04-13 | 1988-04-13 | 配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9093688A JPH01262644A (ja) | 1988-04-13 | 1988-04-13 | 配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01262644A true JPH01262644A (ja) | 1989-10-19 |
Family
ID=14012334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9093688A Pending JPH01262644A (ja) | 1988-04-13 | 1988-04-13 | 配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01262644A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59145543A (ja) * | 1983-02-09 | 1984-08-21 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS60115221A (ja) * | 1983-11-28 | 1985-06-21 | Toshiba Corp | 半導体装置の製造方法 |
-
1988
- 1988-04-13 JP JP9093688A patent/JPH01262644A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59145543A (ja) * | 1983-02-09 | 1984-08-21 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS60115221A (ja) * | 1983-11-28 | 1985-06-21 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62503138A (ja) | 集積回路のコンタクト及び内部接続線の形成方法 | |
| JPH0846050A (ja) | 半導体記憶装置およびその製造方法 | |
| KR0180287B1 (ko) | 반도체장치의 배선구조 및 그의 제조방법 | |
| EP0475607B1 (en) | Method of producing semiconductor device including Schottky barrier diode | |
| JPH01262644A (ja) | 配線形成方法 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JP2830215B2 (ja) | 電荷転送装置の製造方法 | |
| KR100192064B1 (ko) | 저저항 배선구조를 갖는 반도체장치 및 그 제조방법 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JP2716977B2 (ja) | 半導体装置の製造方法 | |
| JPH0230113A (ja) | 半導体集積回路装置 | |
| JP2753849B2 (ja) | 半導体装置 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPS62262443A (ja) | 半導体装置およびその製造方法 | |
| JPH01120026A (ja) | 半導体装置の製造方法 | |
| JPH02222139A (ja) | 半導体装置 | |
| JP3182168B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3227722B2 (ja) | 半導体装置の製造方法 | |
| JPH02277254A (ja) | 半導体装置 | |
| JPH08316475A (ja) | 半導体装置およびその製造方法 | |
| JPH05121665A (ja) | 半導体装置 | |
| JPS63296277A (ja) | 半導体集積回路装置 | |
| JPS6047445A (ja) | 半導体装置の製造方法 | |
| JPH01211949A (ja) | 半導体集積回路の配線構造 | |
| JPH0831597B2 (ja) | 絶縁ゲート電界効果形半導体装置の製造方法 |