JPH01264245A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01264245A JPH01264245A JP63091566A JP9156688A JPH01264245A JP H01264245 A JPH01264245 A JP H01264245A JP 63091566 A JP63091566 A JP 63091566A JP 9156688 A JP9156688 A JP 9156688A JP H01264245 A JPH01264245 A JP H01264245A
- Authority
- JP
- Japan
- Prior art keywords
- volume
- solder
- ccb
- bump
- small
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
- H10W72/07253—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/221—Structures or relative sizes
- H10W72/227—Multiple bumps having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/231—Shapes
- H10W72/237—Multiple bump connectors having different shapes
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造技術に関し、ＣＣＢバンプ
の接続信頼性向上に適用して有効な技術に関するもので
ある。
の接続信頼性向上に適用して有効な技術に関するもので
ある。
半導体ペレット（以下、ペレットという）を基板に実装
する際、半田などの低融点金属からなるＣＣＢバンプを
介して表面実装を行う、いわゆるフリップチップは、半
導体装置の高密度実装に好適な実装方式として注目され
ている。
する際、半田などの低融点金属からなるＣＣＢバンプを
介して表面実装を行う、いわゆるフリップチップは、半
導体装置の高密度実装に好適な実装方式として注目され
ている。
半導体ウェハ（以下、ウェハという）のアルミ（Ａｆｆ
＞電極」二にＣＣＢバンプを形成するには、従来よりウ
ェハの表面にメタルマスクを重ね合わせて半田ペースト
を被着する方法が採用されているが、Ａｆｆ電極ピッチ
の微細化やウェハの大口径化などに伴い、より高精度の
微細パターンを形成することができるリフト・オフ技術
が採用されるようになっている。
＞電極」二にＣＣＢバンプを形成するには、従来よりウ
ェハの表面にメタルマスクを重ね合わせて半田ペースト
を被着する方法が採用されているが、Ａｆｆ電極ピッチ
の微細化やウェハの大口径化などに伴い、より高精度の
微細パターンを形成することができるリフト・オフ技術
が採用されるようになっている。
上記リフト・オフ技術については、例えば、共立出版株
式会社、１９８１年１２月１５日発行、ｒｖｔ、ｓｒの
基礎と応用、Ｐ１５２〜Ｐ１５７に記載がある。
式会社、１９８１年１２月１５日発行、ｒｖｔ、ｓｒの
基礎と応用、Ｐ１５２〜Ｐ１５７に記載がある。
また、上記リフト・オフ技術によってＣＣＢバンプが形
成されたペレットを基板に実装するには、ペレットのＣ
ＣＢバンプ形成面を下向きにして基板の所定位置に載冒
し、これをリフロー炉内で加熱してＣＣＢバンプを溶融
させる方法が用いられている。
成されたペレットを基板に実装するには、ペレットのＣ
ＣＢバンプ形成面を下向きにして基板の所定位置に載冒
し、これをリフロー炉内で加熱してＣＣＢバンプを溶融
させる方法が用いられている。
しかしながら、ＣＣＢバンプを介してべｌ／ ７１・を
基板に実装する上記プリップチップには、従来より、下
記のような問題が指摘されていた。
基板に実装する上記プリップチップには、従来より、下
記のような問題が指摘されていた。
すなわち、ＣＣＢバンプを介してペレットを基板に実装
した場合には、基板、ベレッ［・およびＯＣＢバンプの
熱膨張係数の差によって・′ｔする剪断応力がＣＣＢバ
ンプと基板との接続部、あるいはＣＣＢバンプとペレ７
）との接続部に集中し易く、また特に、ＣＣＢバンプと
ペレットとの接続部；よ、Ａｆｆ電極とＣＣＢバンプと
の間に形成された薄い金属層からなる下地膜内の金属が
熱拡散することによって脆くなり易い傾向がある。
した場合には、基板、ベレッ［・およびＯＣＢバンプの
熱膨張係数の差によって・′ｔする剪断応力がＣＣＢバ
ンプと基板との接続部、あるいはＣＣＢバンプとペレ７
）との接続部に集中し易く、また特に、ＣＣＢバンプと
ペレットとの接続部；よ、Ａｆｆ電極とＣＣＢバンプと
の間に形成された薄い金属層からなる下地膜内の金属が
熱拡散することによって脆くなり易い傾向がある。
その結果、これらの接続部にクラックなどの欠陥が発生
し易くなり、ＣＣＢバンプの接続信頼性や寿命が低下し
てしまうという問題が生ずる。
し易くなり、ＣＣＢバンプの接続信頼性や寿命が低下し
てしまうという問題が生ずる。
上記したような原因による接続部の欠陥発生を防止する
には、リフロー後のＣＣＢバンプの形状を、両端の接続
部の径よりも中央部の径が細い、いわゆるつづみ形（ウ
ェスト形）にすればよい、と考えられている。
には、リフロー後のＣＣＢバンプの形状を、両端の接続
部の径よりも中央部の径が細い、いわゆるつづみ形（ウ
ェスト形）にすればよい、と考えられている。
ＣＣＢバンプの形状をつづみ形にすることによって、接
続部への応力集中を有効に防止することかできるからで
ある。
続部への応力集中を有効に防止することかできるからで
ある。
ところが、リフロー後のＣＣＢバンプは、溶融時の表面
張力によってその形状が球形となってしまうため、つづ
み形のＣＣＢバンプを形成することは極めて困難である
とされ、未だこのつづみ形のＣＣＢバンプを量産レベル
で形成することができる技術は見い出されていないのが
現状である。
張力によってその形状が球形となってしまうため、つづ
み形のＣＣＢバンプを形成することは極めて困難である
とされ、未だこのつづみ形のＣＣＢバンプを量産レベル
で形成することができる技術は見い出されていないのが
現状である。
本発明は、上記した課題に着目してなされたものであり
、その目的は、つづみ形のＣＣＢバンプを容易に形成す
ることができる技術を提供することにある。
、その目的は、つづみ形のＣＣＢバンプを容易に形成す
ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの用便
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、ウェハの表面に被着されたホトレジストの所
定箇所を穴開けして径の異なる大小の、コンタクトホー
ルを形成した後、上記ウェハの表面に鉛とスズとを順次
蒸着し、次いで、上記ホトレジストおよびその表面に堆
積した不要の半田蓋着膜を除去してリフロー炉内でウェ
ット・バックを行うことにより、径の大きいコンタクト
ホールの内部には体積が大きく、かつ、スズの含有率が
高いＣＣＢバンプを、また、径の小さいコンタクＩ・ホ
・−ルの内部には体積が小さく、かつ、スズの含有率が
低いＣＣＢバンプをそれぞれ形成する一方、基板の表面
にホトレジストを被着してその電極上に径の異なる大小
のコンタクトホールを形成した後、上記基板の表面に鉛
とスズとを順次蒸着し、体積の大きいＣＣＢバンプが接
合される電極には体積が小さく、かつ、スズの含有率が
低い半田蒸着膜を、また、体積の小さいＣＣＢバンプが
接合される電極には体積が大きく、かつ、スズの含有率
が高い半田蒸着膜を、体積の小さい半田蒸着膜とこれに
接合される体積の大きいＣＣＢバンプとを合わせた体債
が、体積の大きい半田蒸着膜とこれに接合される体積の
小さいＣＣＢバンプとを合わせた体積よりも大きくなる
ようにそれぞれ被着形成し、次いで、上記ＣＣＢバンプ
が形成されたペレットを半田蒸着膜が形成された基板の
所定箇所に搭載してリフロー炉内で加熱することによっ
てペレットと基板との間につづみ形のＣＣＢバンプを形
成する方法である。
定箇所を穴開けして径の異なる大小の、コンタクトホー
ルを形成した後、上記ウェハの表面に鉛とスズとを順次
蒸着し、次いで、上記ホトレジストおよびその表面に堆
積した不要の半田蓋着膜を除去してリフロー炉内でウェ
ット・バックを行うことにより、径の大きいコンタクト
ホールの内部には体積が大きく、かつ、スズの含有率が
高いＣＣＢバンプを、また、径の小さいコンタクＩ・ホ
・−ルの内部には体積が小さく、かつ、スズの含有率が
低いＣＣＢバンプをそれぞれ形成する一方、基板の表面
にホトレジストを被着してその電極上に径の異なる大小
のコンタクトホールを形成した後、上記基板の表面に鉛
とスズとを順次蒸着し、体積の大きいＣＣＢバンプが接
合される電極には体積が小さく、かつ、スズの含有率が
低い半田蒸着膜を、また、体積の小さいＣＣＢバンプが
接合される電極には体積が大きく、かつ、スズの含有率
が高い半田蒸着膜を、体積の小さい半田蒸着膜とこれに
接合される体積の大きいＣＣＢバンプとを合わせた体債
が、体積の大きい半田蒸着膜とこれに接合される体積の
小さいＣＣＢバンプとを合わせた体積よりも大きくなる
ようにそれぞれ被着形成し、次いで、上記ＣＣＢバンプ
が形成されたペレットを半田蒸着膜が形成された基板の
所定箇所に搭載してリフロー炉内で加熱することによっ
てペレットと基板との間につづみ形のＣＣＢバンプを形
成する方法である。
上記ペレットが載置された基板をリフロー炉内で加熱す
ると、まず、体積が大きく、かつ、融点の低い半田蒸着
膜が溶融して球形となり、これに対向する体積の小さい
ＣＣＢバンプに接触する。
ると、まず、体積が大きく、かつ、融点の低い半田蒸着
膜が溶融して球形となり、これに対向する体積の小さい
ＣＣＢバンプに接触する。
さらに温度が上昇すると、体積が大きく、かつ、融点の
高いＣＣＢバンプが溶融し、これに対向する半田蒸着膜
と溶融一体化する。
高いＣＣＢバンプが溶融し、これに対向する半田蒸着膜
と溶融一体化する。
その際、体積が大きいＣＣＢバンプと体積が小さい半田
蒸着膜とが一体化した溶融半田の体積が、体積が小さい
ＣＣＢバンプと体積が大きい半田蒸着膜とが一体化した
溶融半田の体積よりも大きいため、体積が大きい前者の
溶融半田がペレットを上方に持ち上げる。
蒸着膜とが一体化した溶融半田の体積が、体積が小さい
ＣＣＢバンプと体積が大きい半田蒸着膜とが一体化した
溶融半田の体積よりも大きいため、体積が大きい前者の
溶融半田がペレットを上方に持ち上げる。
それにより、体積が小さい後者の溶融半田が上下方向に
引き延ばされ、その表面張力によってつづみ形の形状と
なる。
引き延ばされ、その表面張力によってつづみ形の形状と
なる。
第１図（ａ）〜（ｇ）は本発明の一実施例である半導体
装置の製造方法を工程順に示すものであり、第１図（ａ
）〜（ｄ）は本実施例で用いる半導体ウェハの要部断面
図、第１図（ｅ）は同じく本実施例で用いるモジコール
基板の要部断面図、第１図（ｆ）〜（囚は半導体ペレッ
トとモジニール基板とからなる本実施例の半導体装置を
示す要部断面図である。
装置の製造方法を工程順に示すものであり、第１図（ａ
）〜（ｄ）は本実施例で用いる半導体ウェハの要部断面
図、第１図（ｅ）は同じく本実施例で用いるモジコール
基板の要部断面図、第１図（ｆ）〜（囚は半導体ペレッ
トとモジニール基板とからなる本実施例の半導体装置を
示す要部断面図である。
以下、ＣＣＢバンプを介して半導体ペレットをモジュー
ル基板に実装する本実施例の半導体装置の製造方法を工
程順に説明する。
ル基板に実装する本実施例の半導体装置の製造方法を工
程順に説明する。
まず、通常のウェハプロセスに従い、半導体ウェハ（以
下、ウェハという）■の回路形成領域に所定の集積回路
パターン（図示せず）を形成した後、例えば、スパッタ
リングにより、ウェハ１の表面に８１０２からなるガラ
ス保護膜２を被着形成する。
下、ウェハという）■の回路形成領域に所定の集積回路
パターン（図示せず）を形成した後、例えば、スパッタ
リングにより、ウェハ１の表面に８１０２からなるガラ
ス保護膜２を被着形成する。
次いで、フォトリソ技術とエツチング技術によりガラス
保護膜２０所定個所をアルミニウム（Ａβ）配線３が露
出するまで穴明けしてコンタクトホール４を形成した後
、各コンタクトホール４の内周面にクロム（Ｃｒ）／銅
（Ｃｕ）／金（Ａｕ）などの金属層からなる薄い半田下
地電極５を蒸着形成する（第１図（ａ））。
保護膜２０所定個所をアルミニウム（Ａβ）配線３が露
出するまで穴明けしてコンタクトホール４を形成した後
、各コンタクトホール４の内周面にクロム（Ｃｒ）／銅
（Ｃｕ）／金（Ａｕ）などの金属層からなる薄い半田下
地電極５を蒸着形成する（第１図（ａ））。
次いで、ウェハ１の表面にホトレジスト６を被着し、ホ
トリソ技術により上記半田下地電極５の上方を穴開けし
て断面形状が逆テーパ状をなすコンタクトホール４ａ、
４ｂを形成する（第１図（ｂ））。
トリソ技術により上記半田下地電極５の上方を穴開けし
て断面形状が逆テーパ状をなすコンタクトホール４ａ、
４ｂを形成する（第１図（ｂ））。
その際、回路形成領域の四隅に位置する四つのコンタク
トホール４ａ（図では二つのみ示す）の径が他の箇所に
形成されるコンタクトホール４ｂの径よりも大きくなる
ように穴開けを行う。
トホール４ａ（図では二つのみ示す）の径が他の箇所に
形成されるコンタクトホール４ｂの径よりも大きくなる
ように穴開けを行う。
その後、上記ホトレジスト６をマスクとしてウェハ１の
表面にまず、鉛（ｐｂ）を蒸着し、次いで、スズ（Ｓｎ
）を蒸着する。
表面にまず、鉛（ｐｂ）を蒸着し、次いで、スズ（Ｓｎ
）を蒸着する。
まず最初に鉛を蒸着すると、ホトレジスト６０表面およ
びコンタクトホール４ａ、４ｂの内部に鉛の蒸着膜が堆
積してコンタクトホール４ａ、４ｂの開口部の径が狭く
なるため、次にスズを蒸着する際、特に、径の小さいコ
ンタクトホール４ｂの内部にはスズが僅かしか入らなく
なる。
びコンタクトホール４ａ、４ｂの内部に鉛の蒸着膜が堆
積してコンタクトホール４ａ、４ｂの開口部の径が狭く
なるため、次にスズを蒸着する際、特に、径の小さいコ
ンタクトホール４ｂの内部にはスズが僅かしか入らなく
なる。
その結果、径の大きいコンタクトホール４ａの内部には
体積が大きく、かつ、スズの含有率の高い半田蒸着膜７
ａが、また、径の小さいコンタクトホール４ｂの内部に
は体積が小さく、かつ、スズの含有率が低い半田蒸着膜
７ｂがそれぞれ被着形成される（第１図（Ｃ））。
体積が大きく、かつ、スズの含有率の高い半田蒸着膜７
ａが、また、径の小さいコンタクトホール４ｂの内部に
は体積が小さく、かつ、スズの含有率が低い半田蒸着膜
７ｂがそれぞれ被着形成される（第１図（Ｃ））。
次いで、リフト・オフ技術を用いてホトレジスト６およ
びその表面に堆積した不要の半田蒸着膜を除去した後、
リフロー炉内においてウェハ１をウェット・バックする
ことにより、径の大きいコンタクトホール４ａの内部に
は体積が大きく、かつ、スズの含有率が高いＣＣＢバン
プ８ａが、また、径の小さいコンタクトホール４ｂの内
部には体債が小さく、かつ、スズの含有率が低いＣＣＢ
バンプ８ｂがそれぞれ形成される（第１図（ｄ））。
びその表面に堆積した不要の半田蒸着膜を除去した後、
リフロー炉内においてウェハ１をウェット・バックする
ことにより、径の大きいコンタクトホール４ａの内部に
は体積が大きく、かつ、スズの含有率が高いＣＣＢバン
プ８ａが、また、径の小さいコンタクトホール４ｂの内
部には体債が小さく、かつ、スズの含有率が低いＣＣＢ
バンプ８ｂがそれぞれ形成される（第１図（ｄ））。
一方、上記したＣＣＢバンプ３ａ、３ｂの形成工桿と平
行して、モジュール基板９の各電極１０ａ、１０ｂの表
面にも前記リフト・オフ技術を用いて鉛とスズとからな
る断面略台形をなす半田蒸着膜１１ａ、ｌｌｂを被着形
成する（第１図（ｅ））。
行して、モジュール基板９の各電極１０ａ、１０ｂの表
面にも前記リフト・オフ技術を用いて鉛とスズとからな
る断面略台形をなす半田蒸着膜１１ａ、ｌｌｂを被着形
成する（第１図（ｅ））。
ここで、体積の大きいＣＣＢバンプ８ａが接合されるこ
とになる電極１０ａには体積が小さく、かつ、スズの含
有率が低い半田蒸着膜１１ａを、また、体積の小さいＣ
ＣＢバンプ８１〕が接合されることになる電極１０ｂに
は体積が大きく、か一つ、。
とになる電極１０ａには体積が小さく、かつ、スズの含
有率が低い半田蒸着膜１１ａを、また、体積の小さいＣ
ＣＢバンプ８１〕が接合されることになる電極１０ｂに
は体積が大きく、か一つ、。
スズの含有率が高い半田蒸着膜１１ｂをそれぞれ被着形
成する。
成する。
また、その際、体積が小さい半田蒸着ｖｌｌａとこれに
接合される体積が大きいＣＣＢバンプ８ａとを合わせた
体積を、体積が大きい半田蒸着膜１１ｂとこれに接合さ
れる体積が小さいＣＣＢバンプ８ｂとを合わせた体債よ
りも大きくなるようにする。
接合される体積が大きいＣＣＢバンプ８ａとを合わせた
体積を、体積が大きい半田蒸着膜１１ｂとこれに接合さ
れる体積が小さいＣＣＢバンプ８ｂとを合わせた体債よ
りも大きくなるようにする。
次に、ＣＣＢバンプ８ａ。８ｂが形成された前記ウェハ
１をベレット１２に分割した後、例えば所定数のベレッ
ト１２の表面に半田フラックス（図示せず）を塗布して
上記（ジニ、−原基板９の所定位置に仮固定する。
１をベレット１２に分割した後、例えば所定数のベレッ
ト１２の表面に半田フラックス（図示せず）を塗布して
上記（ジニ、−原基板９の所定位置に仮固定する。
すると、第１図（ｆ）に示すよ）に、回路形成領域の四
隅のコンタク）・ホール４ａに形成された体積の大きい
ＣＣＢバンプ８ａの先端がこれに文１向する電極１０ａ
の半田蒸着膜１１ａに当接するため、他のコンタクトホ
ール４１）に形成された小さい〔：ＣＢバンプ８ｂの先
端とこれに対向する電極１０ｂの半田蒸着膜１１ｂとの
間には、大きいＣＣＢバンプ８ａと小さいＣＣＢバンプ
８ｂとの高さの差に対応した隙間ｄが生ずる。
隅のコンタク）・ホール４ａに形成された体積の大きい
ＣＣＢバンプ８ａの先端がこれに文１向する電極１０ａ
の半田蒸着膜１１ａに当接するため、他のコンタクトホ
ール４１）に形成された小さい〔：ＣＢバンプ８ｂの先
端とこれに対向する電極１０ｂの半田蒸着膜１１ｂとの
間には、大きいＣＣＢバンプ８ａと小さいＣＣＢバンプ
８ｂとの高さの差に対応した隙間ｄが生ずる。
次に、上記のような状態でベレット１２が仮固定された
モジュール基板９を窒素または水素雰囲気のりフロー炉
に搬入し、半田溶融温度で加熱する。
モジュール基板９を窒素または水素雰囲気のりフロー炉
に搬入し、半田溶融温度で加熱する。
すると、温度の上昇に伴い、スズの含有率が高い、従っ
て、融点が低いＣＣＢバンプ８ａおよび半田蒸着膜１１
ｂがまず溶融し、溶融した半田蒸着膜１１ｂが表面張力
によって球状となるため、その上部が対向するＣＣＢバ
ンプ８ｂと接触するようになる。
て、融点が低いＣＣＢバンプ８ａおよび半田蒸着膜１１
ｂがまず溶融し、溶融した半田蒸着膜１１ｂが表面張力
によって球状となるため、その上部が対向するＣＣＢバ
ンプ８ｂと接触するようになる。
そして、さらに温度が上昇すると、スズの含有率が低い
、従って、融点が高いＣＣＢバンプ８ｂおよび半田蒸着
膜１１ａが溶融し、その結果、ＣＣＢバンプ８ａと半田
蒸着膜１１ａとが、また、ＣＣＢバンプ８ｂと半田、に
着膜１１ｂとがそれぞれ溶融一体化する。
、従って、融点が高いＣＣＢバンプ８ｂおよび半田蒸着
膜１１ａが溶融し、その結果、ＣＣＢバンプ８ａと半田
蒸着膜１１ａとが、また、ＣＣＢバンプ８ｂと半田、に
着膜１１ｂとがそれぞれ溶融一体化する。
その際、前記したように、体積の大きいＣＣＢバンプ８
ａと体積の小ざい半田蒸着膜１１ａとを合わせた体積が
、体積の小さいＣＣＢバンプ８ｂと体積の大きい半田蒸
着膜１１ｂとを合わせた体積よりも大きいため、ＣＣＢ
バンプ８ａと半田蒸着膜ｉｔａとが溶融一体化した体積
の大きい溶融半田によってベレット１２が上方に持ち上
げろれる。
ａと体積の小ざい半田蒸着膜１１ａとを合わせた体積が
、体積の小さいＣＣＢバンプ８ｂと体積の大きい半田蒸
着膜１１ｂとを合わせた体積よりも大きいため、ＣＣＢ
バンプ８ａと半田蒸着膜ｉｔａとが溶融一体化した体積
の大きい溶融半田によってベレット１２が上方に持ち上
げろれる。
すると、これに伴い、ＣＣＢバンプ８ｂと半田蒸着ｍ１
ｉｂとが溶融一体化した体積の小さい溶融半田が上下方
向に引き延ばされ、その表面張力によってつづみ形の形
状となる。
ｉｂとが溶融一体化した体積の小さい溶融半田が上下方
向に引き延ばされ、その表面張力によってつづみ形の形
状となる。
そこで、モジュール基板９を急冷すると、上記つづみ形
の溶融半田が速やかに凝固し、コンタクトホール４ｂと
これに対向する電極１０ｂとの間につづみ形ＣＣＢバン
プ１３が形成される。
の溶融半田が速やかに凝固し、コンタクトホール４ｂと
これに対向する電極１０ｂとの間につづみ形ＣＣＢバン
プ１３が形成される。
このように、本実施例によれば、コンタクトホール４ｂ
とこれに対向する電極１０ｂとの間に容易につづみ形Ｃ
ＣＢバンプ１３を形成することができるため、接続信頼
性が高いつづみ形ＣＣＢバンプ１３を介してペレット１
２がモジニール基板９に実装された半導体装置が得られ
る。
とこれに対向する電極１０ｂとの間に容易につづみ形Ｃ
ＣＢバンプ１３を形成することができるため、接続信頼
性が高いつづみ形ＣＣＢバンプ１３を介してペレット１
２がモジニール基板９に実装された半導体装置が得られ
る。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、体積が大きく、かつ、スズ含を率の高いＣＣＢ
バンプの形成箇所は、回路形成領域の四隅のコンタクト
ホールに限定されるものではなく、他の任意のコンタク
トホールに形成することができる。
バンプの形成箇所は、回路形成領域の四隅のコンタクト
ホールに限定されるものではなく、他の任意のコンタク
トホールに形成することができる。
また、ウェハの回路形成領域の全領域にダミー用電極を
形成してそこに体積が大きく、かつ、スズ含有率の高い
ＣＣＢバンプを形成し、他方、基板側の対向する箇所に
もダミー用電極を形成してそこに体積が小さく、かつ、
スズ含有率の低い半田蒸着膜を形成することにより、回
路形成領域内の全てのＣＣＢバンプをつづみ形にするこ
とができる。
形成してそこに体積が大きく、かつ、スズ含有率の高い
ＣＣＢバンプを形成し、他方、基板側の対向する箇所に
もダミー用電極を形成してそこに体積が小さく、かつ、
スズ含有率の低い半田蒸着膜を形成することにより、回
路形成領域内の全てのＣＣＢバンプをつづみ形にするこ
とができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、体積およびスズ含有率の異なるＣＣＢバンプ
が形成されたペレットを、同じ（体積およびスズ含有率
の異なる半田蒸着膜が形成された基板の所定箇所に載置
し、これらＣＣＢバンプと半田蒸着膜とをリフロー炉内
で溶融一体化することにより、体積の大きい溶融半田に
よってペレットが上方に持ち上げられる際、体積の小さ
い溶融半面が上下方向に引き延ばされ、その表面張力に
よってつづみ形の形状となるため、このつづみ形の溶融
半田を急冷することによって容易につづみ形のＣＣＢバ
ンプを形成することができる。
が形成されたペレットを、同じ（体積およびスズ含有率
の異なる半田蒸着膜が形成された基板の所定箇所に載置
し、これらＣＣＢバンプと半田蒸着膜とをリフロー炉内
で溶融一体化することにより、体積の大きい溶融半田に
よってペレットが上方に持ち上げられる際、体積の小さ
い溶融半面が上下方向に引き延ばされ、その表面張力に
よってつづみ形の形状となるため、このつづみ形の溶融
半田を急冷することによって容易につづみ形のＣＣＢバ
ンプを形成することができる。
これにより、ＣＣＢバンプの接続信頼性および寿命が向
上し、信頼性の高い半導体装置が得られる。
上し、信頼性の高い半導体装置が得られる。
第１図（ａ）〜（６）は本実施例で用いる半導体ウェハ
の要部断面図、 第１図（ｅ）は同じく本実施例で用いるモジュール基板
の要部断面図、 第１図（ｆ）〜（ｇ）は半導体ペレットとモジ具−ル基
板とからなる本実施例の半導体装置を示す要部断面図で
ある。 １・・・半導体ウェハ、２・・・ガラス保護膜、３・・
・アノミニラム（Ａｅ）配線、４．４ａ。 ４ｂ・・・コンタクトホール、５・・・半田下地電極、
６・・・ホトレジスト、７ａ、７ｂ、１１ａ、ｌｌｂ・
・・半田蒸着膜、３ａ、３ｂ・・・ＣＣＢバンプ、９・
・・モジュール基板、１０ａ。 １０ｂ・・・半田下地電極、１２・・・半導体ペレット
、１３・・・つづみ形ＣＣＢバンプ、ｄ・・・隙間。
の要部断面図、 第１図（ｅ）は同じく本実施例で用いるモジュール基板
の要部断面図、 第１図（ｆ）〜（ｇ）は半導体ペレットとモジ具−ル基
板とからなる本実施例の半導体装置を示す要部断面図で
ある。 １・・・半導体ウェハ、２・・・ガラス保護膜、３・・
・アノミニラム（Ａｅ）配線、４．４ａ。 ４ｂ・・・コンタクトホール、５・・・半田下地電極、
６・・・ホトレジスト、７ａ、７ｂ、１１ａ、ｌｌｂ・
・・半田蒸着膜、３ａ、３ｂ・・・ＣＣＢバンプ、９・
・・モジュール基板、１０ａ。 １０ｂ・・・半田下地電極、１２・・・半導体ペレット
、１３・・・つづみ形ＣＣＢバンプ、ｄ・・・隙間。
Claims (1)
- 【特許請求の範囲】 １、半導体ウェハの表面に被着されたホトレジストの所
定箇所を穴開けして径の異なる大小のコンタクトホール
を形成した後、前記半導体ウェハの表面に鉛とスズとを
順次蒸着し、次いで、前記ホトレジストおよびその表面
に堆積した不要の半田蒸着膜を除去してリフロー炉内で
ウェット・バックを行うことにより、径の大きいコンタ
クトホールの内部には体積が大きく、かつ、スズの含有
率が高いＣＣＢバンプを、また、径の小さいコンタクト
ホールの内部には体積が小さく、かつ、スズの含有率が
低いＣＣＢバンプをそれぞれ形成する一方、基板の表面
にホトレジストを被着して前記基板の電極上に径の異な
る大小のコンタクトホールを形成した後、前記基板の表
面に鉛とスズとを順次蒸着し、前記体積の大きいＣＣＢ
バンプが接合される電極には体積が小さく、かつ、スズ
の含有率が低い半田蒸着膜を、また、体積の小さいＣＣ
Ｂバンプが接合される電極には体積が大きく、かつ、ス
ズの含有率が高い半田蒸着膜を、前記体積の小さい半田
蒸着膜とこれに接合される前記体積の大きいＣＣＢバン
プとを合わせた体積が、前記体積の大きい半田蒸着膜と
これに接合される前記体積の小さいＣＣＢバンプとを合
わせた体積よりも大きくなるようにそれぞれ被着形成し
、次いで、前記ＣＣＢバンプが形成された半導体ペレッ
トを前記半田蒸着膜が形成された基板の所定箇所に搭載
してリフロー炉内で加熱することによって、前記半導体
ペレットと前記基板との間につづみ形のＣＣＢバンプを
形成することを特徴とする半導体装置の製造方法。 ２、半導体ウェハの回路形成領域の四隅に径の大きいコ
ンタクトホールを形成することを特徴とする請求項１記
載の半導体装置の製造方法。 ３、コンタクトホールの断面形状を逆テーパ形にするこ
とを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63091566A JPH01264245A (ja) | 1988-04-15 | 1988-04-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63091566A JPH01264245A (ja) | 1988-04-15 | 1988-04-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01264245A true JPH01264245A (ja) | 1989-10-20 |
Family
ID=14030067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63091566A Pending JPH01264245A (ja) | 1988-04-15 | 1988-04-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01264245A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6461953B1 (en) | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
| JP2008258380A (ja) * | 2007-04-04 | 2008-10-23 | Shinko Electric Ind Co Ltd | 半導体装置およびそれに用いる配線基板 |
-
1988
- 1988-04-15 JP JP63091566A patent/JPH01264245A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6461953B1 (en) | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
| JP2008258380A (ja) * | 2007-04-04 | 2008-10-23 | Shinko Electric Ind Co Ltd | 半導体装置およびそれに用いる配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0147576B1 (en) | Process for forming elongated solder connections between a semiconductor device and a supporting substrate | |
| US6002172A (en) | Substrate structure and method for improving attachment reliability of semiconductor chips and modules | |
| JP4660643B2 (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
| JP5664392B2 (ja) | 半導体装置、半導体装置の製造方法、及び配線基板の製造方法 | |
| US6136047A (en) | Solder bump transfer plate | |
| JP3300839B2 (ja) | 半導体素子ならびにその製造および使用方法 | |
| US5466635A (en) | Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating | |
| US3921285A (en) | Method for joining microminiature components to a carrying structure | |
| KR100418059B1 (ko) | 반도체소자의범프형성방법 | |
| CA2095058A1 (en) | Semiconductor device with bumps | |
| KR19980087391A (ko) | 메모리 칩의 플립 칩 팩키지 | |
| US20100327443A1 (en) | Joining structure and a substrate-joining method using the same | |
| JPH0273648A (ja) | 電子回路及びその製造方法 | |
| US6179200B1 (en) | Method for forming solder bumps of improved height and devices formed | |
| US6057168A (en) | Method for forming bumps using dummy wafer | |
| KR100378126B1 (ko) | 솔더범프의체적을증가시키는제어된형상의솔더저장부및그에의해형성되는구조 | |
| US5573171A (en) | Method of thin film patterning by reflow | |
| JPH01264245A (ja) | 半導体装置の製造方法 | |
| JPH03187228A (ja) | 半田バンプの形成方法 | |
| JPH01217935A (ja) | 半導体装置の製造方法および装置 | |
| US6281445B1 (en) | Device and method for connecting two electronic components | |
| JPS58157147A (ja) | 混成集積回路基板 | |
| JPH0818210A (ja) | はんだバンプ形成方法 | |
| JPH01191451A (ja) | 半導体装置の製造方法 | |
| JPH07183330A (ja) | 半導体素子の配線基板への接続方法 |