JPH0273648A - 電子回路及びその製造方法 - Google Patents

電子回路及びその製造方法

Info

Publication number
JPH0273648A
JPH0273648A JP1182375A JP18237589A JPH0273648A JP H0273648 A JPH0273648 A JP H0273648A JP 1182375 A JP1182375 A JP 1182375A JP 18237589 A JP18237589 A JP 18237589A JP H0273648 A JPH0273648 A JP H0273648A
Authority
JP
Japan
Prior art keywords
solder
stop layer
substrate
layer
solder stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1182375A
Other languages
English (en)
Inventor
Gianni Berner
ギアンニ　ベルネル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rheinmetall Air Defence AG
Original Assignee
Oerlikon Contraves AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oerlikon Contraves AG filed Critical Oerlikon Contraves AG
Publication of JPH0273648A publication Critical patent/JPH0273648A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07221—Aligning
    • H10W72/07227—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/281—Auxiliary members
    • H10W72/287—Flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49174—Assembling terminal to elongated conductor
    • Y10T29/49179—Assembling terminal to elongated conductor by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロ電子回路の分野に係る。
より詳細には、本発明は、上面と下面とを有し、複数の
導体トラックが上面に付着されている基体と、上記基体
の上面からある距離のところに配置され、所与の点にお
ける半田接続部によって上記導体トラックに電気的に接
続された半導体チップと、上記導体トラックと基体との
間にあって上記半田接続部を取り巻いている半田ストッ
プ層とを具備する電子回路に係る。この形式の回路は、
「フリップ−チップ」取り付けという名称で知られてい
る。
従来の技術 フリップ−チップ（これらは、半田ペレット（いわゆる
バンプ）を接触素子として有する″露出″半導体チップ
である）を導体トラックの設けられた基体上に半田付け
するときには、半田ストップ層を用いるが効果的である
と知られている。
この半田ストップ層は、半田が導体トラックに沿って分
散するのを防止し、ひいては、半導体チップが基体上に
のせられたま）となって不所望な短絡を生じるのを防止
する。
半田ストップ層としてこれまで使用されているのは、有
機半田レジストであり、これは、通常、スクリーン印刷
技術に用いられるか又は写真平版処理される流体又はフ
ィルムとして基体上に用いられるものである。
発明が解決しようとする課題 しかしながら、この種の半田レジストは、フリップ−チ
ップ半田付けに用いたときに次のような欠点を有してい
る。即ち、 一温度安定性が悪い、そして 一層の厚みが大き過ぎて、正確に再現できない。
フリップ−チップを固定するときには、半田ストップ層
のエツジが同時に基体上にチップを整列するように働く
ので、層の厚みを再現できないことによって、次のよう
な結果となる。
−層の厚みが小さ過ぎる場合には、エツジの整列作用が
失われる、そして 一一方、厚みが大き過ぎる場合には、半田付けが不規則
となって、チップと基体との間の接触に欠陥を招く。
課題を解決するための手段 そこで、本発明の１つの目的は、均一で且つ信頼性のあ
るフリップ−チップ取り付けが確保される新規な電子回
路及びその製造方法を提供することである。
この目的は、前記した形式の電子回路において、上記半
田ストップ層が酸化可能な金属より成り、そして上記半
田ストップ層は酸化物層で表面が覆われていることを特
徴とする電子回路によって達成される。
本発明の要点は、再現性のない有機半田ストップ層に代
わって、均一に付着されるべき簡単な金属半田ストップ
層を用いることである。この構成では、半田ストップ層
の表面上の酸化物層によって必要な絶縁保護が達成され
る。
好ましい実施例によれば、金属としてニッケルが使用さ
れ、ニッケルの酸化によって酸化物層が形成される。
本発明による方法は、基体の上面に導体トラックを設け
、構造金属層の形態の半田ストップ層を導体トラックに
付着し、上記半田ストップ層の表面に酸化によって酸化
物層を形成し、半田バンプが下面に設けられた半導体チ
ップを、これらバンプが導体トラック上に来るように配
置しそして半田ストップ層によって整列し、そして半導
体チップと導体トラックとの間の半田接続部を上記バン
プの加熱によって形成するという段階を備えたことを特
徴とする。
本発明の更に別の実施例は、特許請求の範囲から明らか
となろう。
実施例 添付図面を参照した以下の詳細な説明により本発明がよ
り完全に理解されるであろうし、又、それに付随する効
果が容易に明らかであろう。
多数の図面全体にわたって同じ又は対応する部分が同じ
参照番号で示された添付図面を参照すれば、第１図は、
フリップ−チップ取り付は式の電子回路の製造を示して
おり、ここで、本発明は、最初に基体１で出発し、その
表面には、導体トラック２が所与の構造で付着される。
この構成において、導体トラック２は、例えば、底部に
ある接着層２ｃ　（ＮｉＣｒ、Ｃｒ又は同様の金属）と
、中間の拡散バリア５２ｂ（Ｎｉ又は同様の金属）と、
導体層２ａ（Ｃｕ％Ａｕ又は同様に金属）とを有する３
層構造をしている。
構成された金属半田ストップ層３（好ましくはＮｉ）が
好ましくは電気付着によって導体トラック２に付着され
る（第２図）。この半田ストップ層３は、半導体チップ
への導電性接続を後で形成すべき点に穴を含み、これら
の穴は同時にチップを整列するようにも働く。
半田ストップ層３が付着された後に、酸化物層４が酸化
によってその表面に形成され、この酸化物層は、半田ス
トップ層３を周囲環境から電気的に絶縁すると共に、後
でその付近の半導体チップへの不所望な接触が生じない
よう確保する（第３図）。
酸化は、種々のやり方で実行することができる。その１
つの考え方として、被膜の設けられた基体を酸素含有雰
囲気中で加熱することにより熱酸化がある。更に別の考
え方として、半田ストップ層３の表面に酸素含有プラズ
マを作用させることがある。第３の考え方として、適当
な化学バスにおける湿式化学酸化がある。これら３つの
考え方の各々は、それ自身の利点と欠点を持ち合わせて
いる。
このようにして半田ストップ層３が作成されると、バン
プ６の形態の半田ベレットが下面に設けられた露出半導
体チップ５が基体ｌ上に配置される（第４図）。ここで
、バンプ６は、半田ストップ層３の作成された穴に係合
し、これら穴の所与の整列距離Ａによって整列される。
整列後に、バンプ６の半田が溶摩して、半導体チップ５
と導体トラック２との間に固定半田接続部７（第５図）
を形成する程度まで、全構成体が加熱される。半田は若
干法がるが、その広がりは半田ストップ層３によって制
限され、半導体チップ５の表面張力により距離Ｄ１で停
止する。この距離Ｄ１は、基体ｌから酸化物層４の上面
までの距離Ｄ２よりも大きい。
金属半田ストップ層により正確に再現可能な厚みを非常
に容易に設定できるので、特に信頼性の高い回路が本発
明によって形成される。
以上の技術に鑑み、本発明の多数の変更及び修正が可能
である。それ故、特許請求の範囲内で、上記とは別のや
り方で本発明を実施できることを理解されたい。
【図面の簡単な説明】
第１図ないし第５図は、本発明による電子回路を製造す
る種々の段階を示す図で、特に、第５図は、本発明によ
り完成した電子回路を示す図である。 １・・ ３・・ ４・・ ６・・ ７・・ 基体　　　２・・・導体トラック 半田ストップ層 酸化物層　５・・・半導体チップ 半田バンプ 半田接続部

Claims (8)

    【特許請求の範囲】
  1. （１）上面と下面とを有し、複数の導体トラック（２）
    が上面に付着されている基体（１）と、上記基体（１）
    の上面からある距離（Ｄ１）のところに配置され、所与
    の点における半田接続部（７）によって上記導体トラッ
    ク（２）に電気的に接続された半導体チップ（５）と、 上記導体トラック（２）と基体（１）との間にあって、
    上記半田接続部（７）を取り巻いている半田ストップ層
    （３）とを具備する電子回路において、上記半田ストッ
    プ層（３）は酸化可能な金属より成り、そして 上記半田ストップ層（３）は酸化物層（４）で表面が覆
    われていることを特徴とする電子回路。
  2. （２）上記半田ストップ層（３）はニッケルより成り、
    そして上記酸化物層（４）はニッケル酸化物より成る請
    求項１に記載の電子回路。
  3. （３）請求項１に記載の電子回路を製造する方法におい
    て、 基体（１）の上面に導体トラック（２）を設け、構造金
    属層の形態の半田ストップ層（３）を導体トラック（２
    ）に付着し、 上記半田ストップ層（３）の表面に酸化によって酸化物
    層（４）を形成し、 半田バンプ（６）が下面に設けられた半導体チップ（５
    ）を、これらバンプ（６）が導体トラック（２）上に来
    るように配置しそして半田ストップ層（３）によって整
    列し、そして 半導体チップ（５）と導体トラック（２）との間の半田
    接続部（７）を上記バンプ（６）の加熱によって形成す
    るという段階を備えたことを特徴とする方法。
  4. （４）上記半田ストップ層（３）は電気付着される請求
    項３に記載の方法。
  5. （５）上記半田ストップ層（３）のための金属としてニ
    ッケルが用いられる請求項４に記載の方法。
  6. （６）上記酸化物層（４）は熱酸化によって形成される
    請求項５に記載の方法。
  7. （７）上記酸化物層（４）は、上記半田ストップ層（３
    ）に対するプラズマ作用によって形成される請求項５に
    記載の方法。
  8. （８）上記酸化物層（４）は湿式化学酸化によって形成
    される請求項５に記載の方法。
JP1182375A 1988-07-15 1989-07-14 電子回路及びその製造方法 Pending JPH0273648A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3824008.4 1988-07-15
DE3824008A DE3824008A1 (de) 1988-07-15 1988-07-15 Elektronische schaltung sowie verfahren zu deren herstellung

Publications (1)

Publication Number Publication Date
JPH0273648A true JPH0273648A (ja) 1990-03-13

Family

ID=6358738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1182375A Pending JPH0273648A (ja) 1988-07-15 1989-07-14 電子回路及びその製造方法

Country Status (4)

Country Link
US (1) US4967313A (ja)
EP (1) EP0358867A1 (ja)
JP (1) JPH0273648A (ja)
DE (1) DE3824008A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69119952T2 (de) * 1990-03-23 1997-01-02 Motorola Inc Oberflächenmontierbare Halbleitervorrichtung mit selbstbeladenen Lötverbindungen
JPH0423485A (ja) * 1990-05-18 1992-01-27 Cmk Corp プリント配線板とその製造法
DE4022545C2 (de) * 1990-07-16 2002-08-08 Siemens Ag Verfahren zum Aufbringen von Lötkontaktstellen durch Tauchlöten auf eine Kontaktschicht eines Halbleiterchips
JP2841940B2 (ja) * 1990-12-19 1998-12-24 富士電機株式会社 半導体素子
US5279711A (en) * 1991-07-01 1994-01-18 International Business Machines Corporation Chip attach and sealing method
DE4243356A1 (de) * 1992-12-21 1994-06-23 Siemens Ag Bestückungsverfahren für eine Leiterplatte
US5525838A (en) * 1993-04-08 1996-06-11 Citizen Watch Co., Ltd. Semiconductor device with flow preventing member
WO1994024694A1 (en) * 1993-04-14 1994-10-27 Amkor Electronics, Inc. Interconnection of integrated circuit chip and substrate
JP2518508B2 (ja) * 1993-04-14 1996-07-24 日本電気株式会社 半導体装置
JP3194553B2 (ja) * 1993-08-13 2001-07-30 富士通株式会社 半導体装置の製造方法
DE19500655B4 (de) * 1995-01-12 2004-02-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipträger-Anordnung zur Herstellung einer Chip-Gehäusung
US5620131A (en) * 1995-06-15 1997-04-15 Lucent Technologies Inc. Method of solder bonding
US6148512A (en) * 1996-04-22 2000-11-21 Motorola, Inc. Method for attaching an electronic device
US5784260A (en) * 1996-05-29 1998-07-21 International Business Machines Corporation Structure for constraining the flow of encapsulant applied to an I/C chip on a substrate
DE19640213C1 (de) * 1996-09-30 1998-03-05 Siemens Ag Speicheranordnung mit selbstjustierender nicht integrierter Kondensatoranordnung
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US5877560A (en) * 1997-02-21 1999-03-02 Raytheon Company Flip chip microwave module and fabrication method
DE19712219A1 (de) * 1997-03-24 1998-10-01 Bosch Gmbh Robert Verfahren zur Herstellung von Lothöckern definierter Größe
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
US6059173A (en) 1998-03-05 2000-05-09 International Business Machines Corporation Micro grid array solder interconnection structure for second level packaging joining a module and printed circuit board
US6258627B1 (en) * 1999-01-19 2001-07-10 International Business Machines Corporation Underfill preform interposer for joining chip to substrate
DE19945914C1 (de) * 1999-09-24 2001-08-30 Siemens Ag Verfahren zur Erzeugung von präzisen Lötflächen auf einem Schaltungsträger, insbesondere Dünnfilm-Substrat
DE10238816B4 (de) 2002-08-23 2008-01-10 Qimonda Ag Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen
PT1679149E (pt) * 2003-10-07 2012-07-02 Senju Metal Industry Co Esfera de solda isenta de chumbo
GB2520952A (en) * 2013-12-04 2015-06-10 Ibm Flip-chip electronic device with carrier having heat dissipation elements free of solder mask
US9607959B2 (en) * 2014-08-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging device having plural microstructures disposed proximate to die mounting region
US11139282B2 (en) 2018-07-26 2021-10-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and method for manufacturing the same
DE102020129830A1 (de) 2020-11-12 2022-05-12 Endress+Hauser SE+Co. KG Verfahren zum Auflöten mindestens eines ersten Bauelements auf eine Oberfläche einer ersten Leiterplatte
CN116013882A (zh) * 2021-10-22 2023-04-25 讯芯电子科技（中山）有限公司 半导体封装装置和半导体封装装置制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE27934E (en) * 1971-08-12 1974-03-05 Circuit structure
JPS6026289B2 (ja) * 1979-04-13 1985-06-22 ソニー株式会社 タンタルコンデンサ
JPS55156482U (ja) * 1979-04-26 1980-11-11
FR2541044A1 (fr) * 1983-02-21 1984-08-17 Ebauchesfabrik Eta Ag Procede de montage d'une plaquette de circuit integre sur un substrat
JPS62263645A (ja) * 1986-05-06 1987-11-16 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 電気的接点構造とその形成方法

Also Published As

Publication number Publication date
DE3824008A1 (de) 1990-01-25
EP0358867A1 (de) 1990-03-21
US4967313A (en) 1990-10-30

Similar Documents

Publication Publication Date Title
JPH0273648A (ja) 電子回路及びその製造方法
US3770874A (en) Contact members for soldering electrical components
US6066551A (en) Method for forming bump of semiconductor device
JPH0364925A (ja) 集積回路チツプ実装構造及びその形成方法
US6281105B1 (en) Electrode modification using an unzippable polymer paste
JP3083845B2 (ja) 半導体装置
JP3554650B2 (ja) 回路基板
JPS58148434A (ja) 電気部品実装基板の製造方法
JP3178417B2 (ja) 半導体キャリアおよびその製造方法
JPH02251145A (ja) 突起電極形成方法
JPH0766207A (ja) 表面実装型電子部品及びその製造方法並びに半田付け方法
JPS58157147A (ja) 混成集積回路基板
JP3001053B2 (ja) バンプの形成方法及び電子装置
JPH10294318A (ja) 電子部品
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法
JPH02249248A (ja) 混成集積回路装置の製造方法
JP2841825B2 (ja) 混成集積回路
JPH02232947A (ja) 半導体集積回路装置およびその実装方法
JPH09293961A (ja) 電子部品の実装方法
JPH04242939A (ja) 半導体装置の実装構造およびその製造方法
JPH01238132A (ja) 半田接続用電極及び半田接続用電極の製造方法
JPH06224203A (ja) 半導体素子
JPH0382095A (ja) 半導体ｉｃの接続方法
JPH04323842A (ja) 回路部品搭載用中間基板の製造法
JPH04280655A (ja) 高密度混載回路基板