JPH0126538B2 - - Google Patents

Info

Publication number
JPH0126538B2
JPH0126538B2 JP58224335A JP22433583A JPH0126538B2 JP H0126538 B2 JPH0126538 B2 JP H0126538B2 JP 58224335 A JP58224335 A JP 58224335A JP 22433583 A JP22433583 A JP 22433583A JP H0126538 B2 JPH0126538 B2 JP H0126538B2
Authority
JP
Japan
Prior art keywords
cap
melting point
low melting
ceramic
point glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58224335A
Other languages
English (en)
Other versions
JPS60117644A (ja
Inventor
Susumu Kida
Isato Usami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58224335A priority Critical patent/JPS60117644A/ja
Publication of JPS60117644A publication Critical patent/JPS60117644A/ja
Publication of JPH0126538B2 publication Critical patent/JPH0126538B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00—Packaging processes not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 ＜発明の技術分野＞ 本発明は半導体装置の製造方法に関し、特に低
融点ガラスを介して本体およびキヤツプを封着す
るサーデイツプ型半導体装置の製造方法に関する
ものである。
＜技術の背景＞ サーデイツプ型半導体装置は、セラミツク本体
の凹所内に半導体素子を固定した後、該本体をセ
ラミツクキヤツプで覆い、低融点ガラスを介して
両者を熱融着封止して製造される。
＜従来技術と問題点＞ 従来のサーデイツプ型半導体装置の製造方法に
おいては、セラミツク本体とセラミツクキヤツプ
の接着面の低融点ガラスをスクリーン印刷法によ
り一定の厚さに形成した後両者を熱融着させてい
る。このような従来の製造方法においては、特に
半導体装置の形状が大きくセラミツク本体とセラ
ミツクキヤツプの接着面が広い場合に、低融点ガ
ラスの溶融時に発生する気泡が接合部に閉じ込め
られこの部分に空隙が形成され、封止が不完全と
なり気密性が保てず、キヤツプの固定が確実にで
きない場合があつた。
＜発明の目的＞ 本発明は上記従来技術の欠点に鑑みなされたも
のであつて、熱融着時の気泡による接合面の空隙
の形成を防止し確実な封止が達成される半導体装
置の製造方法の提供を目的とする。
＜発明の構成＞ この目的を達成するため、半導体素子を収容し
た本体を低融点ガラスを介してキヤツプで封止す
る半導体装置の製造方法において、本発明によれ
ば本体とキヤツプとの接着面の低融点ガラス上で
あつて、周囲が上記キヤツプの端辺に接しない位
置に低融点ガラスよりなる厚肉部を形成し、該厚
肉部から先に融着させて本体及びキヤツプを封止
することを構成上の特徴とする。
＜発明の実施例＞ 第１図は本発明に係るサーデイツプ型半導体装
置の断面図である。セラミツク本体１の凹所２内
に金膜３を介して半導体素子４が固定される。セ
ラミツク本体１の凹所開口面を除く上面にはスク
リーン印刷法により低融点ガラス層５が形成され
る。この低融点ガラス層５上には所定間隔でリー
ド端子６が接合され各リード端子６と半導体素子
４は金綻７でボンデイングされる。このようなセ
ラミツク本体１を封止するためのセラミツクキヤ
ツプ８は、セラミツク本体１の凹所２より金綻７
のスペース分だけ大きい凹所９を有し、セラミツ
ク本体１との接着面にはスクリーン印刷法により
低融点ガラス層１０が形成される。この低融点ガ
ラス層１０はスクリーン印刷を２回行うことによ
り、第２図および第３図に示すように、セラミツ
ク本体１とセラミツクキヤツプ８との左右各接着
部分のほぼ中央部に厚肉部１１が形成される。こ
のようなセラミツクキヤツプ８は矢印Ａ（第１図）
のようにセラミツク本体１上に熱圧着される。こ
のときセラミツクキヤツプ８の低融点ガラス層１
０の厚肉部１１が先に溶融し内部で発生する気泡
は周囲に発散され、その後周囲の低融点ガラス層
１０が溶融して融着が行われるため、気泡が接合
面に残ることはない。
＜発明の効果＞ 以上説明したように、本発明に係る半導体装置
の製造方法においては、セラミツク本体およびセ
ラミツクキヤツプの接着面のほぼ中央部の低融点
ガラス層に厚肉部を形成し、この厚肉部から先に
融着させているため接着面中央部で発生する気泡
は周囲に発散され内部に閉じ込められることはな
く、従つて従来特に空隙の発生が多かつた第４図
に示す接合部Ａ，Ｂ部に空隙は形成されず気密性
の高い確実な封止が達成され、製品の信頼性が向
上する。
【図面の簡単な説明】
第１図は本発明に係る半導体装置の組立前の断
面図、第２図は第１図の―矢視図、第３図は
第２図の―断面図、第４図はセラミツク本体
の上面図である。 １…セラミツク本体、４…半導体素子、５，１
０…低融点ガラス層、８…セラミツクキヤツプ、
１１…厚肉部。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体素子を収容した本体を低融点ガラスを
    介してキヤツプで封止する半導体装置の製造方法
    において、本体とキヤツプとの接着面の低融点ガ
    ラス上であつて、周囲が上記キヤツプの端辺に接
    しない位置に低融点ガラスよりなる厚肉部を形成
    し、該厚肉部から先に融着させて本体及びキヤツ
    プを封止することを特徴とする半導体装置の製造
    方法。
JP58224335A 1983-11-30 1983-11-30 半導体装置の製造方法 Granted JPS60117644A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58224335A JPS60117644A (ja) 1983-11-30 1983-11-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58224335A JPS60117644A (ja) 1983-11-30 1983-11-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS60117644A JPS60117644A (ja) 1985-06-25
JPH0126538B2 true JPH0126538B2 (ja) 1989-05-24

Family

ID=16812141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58224335A Granted JPS60117644A (ja) 1983-11-30 1983-11-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60117644A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS625647A (ja) * 1985-07-02 1987-01-12 Fujitsu Ltd 半導体装置の製造方法
US5059558A (en) * 1988-06-22 1991-10-22 North American Philips Corp., Signetics Division Use of venting slots to improve hermetic seal for semiconductor dice housed in ceramic packages

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2642599A1 (de) * 1976-09-22 1978-03-23 Siemens Ag Verfahren zur herstellung von implantierten gebieten in einem substrat
JPS5339859A (en) * 1976-09-24 1978-04-12 Hitachi Ltd Package
JPS6054783B2 (ja) * 1977-08-24 1985-12-02 株式会社日立製作所 ガラス封止パツケージの製法

Also Published As

Publication number Publication date
JPS60117644A (ja) 1985-06-25

Similar Documents

Publication Publication Date Title
JPH08288776A (ja) プラスチック封止ｓａｗ装置および方法
JPS62149155A (ja) 封止電子装置
JPS598358Y2 (ja) 半導体素子パツケ−ジ
JPH0126538B2 (ja)
JP3192507B2 (ja) 樹脂シール中空型半導体装置の製造方法
JPS5910229A (ja) 半導体装置およびその製造方法
JPH01244651A (ja) セラミックパッケージ型半導体装置
JP2001337063A (ja) ガスセンサおよびその製造方法
JPS61267363A (ja) イメ−ジセンサ
JPS5824446Y2 (ja) 半導体装置
JPH0342699B2 (ja)
JP3374395B2 (ja) 電子部品用パッケージ
JPH0455332B2 (ja)
JP2543661Y2 (ja) マイクロ波トランジスタ
JPH01261247A (ja) 低融点ガラス接着による接合体の製造方法，及び接着体
JPS6214096B2 (ja)
JPH04107955A (ja) 電子回路素子の封止方法
JPS6329555A (ja) 封止電子装置
JPH02307249A (ja) 混成集積回路のパッケージ方法
JPH0536854A (ja) 半導体装置
JPH04321257A (ja) 低融点ガラス封止型半導体装置
JPS607173A (ja) 固体撮像装置
JPH03129756A (ja) 気密封止型半導体装置およびその製造方法
JPS63226948A (ja) 混成集積装置
JPS6155778B2 (ja)