JPH0221824Y2 - - Google Patents
Info
- Publication number
- JPH0221824Y2 JPH0221824Y2 JP1983183787U JP18378783U JPH0221824Y2 JP H0221824 Y2 JPH0221824 Y2 JP H0221824Y2 JP 1983183787 U JP1983183787 U JP 1983183787U JP 18378783 U JP18378783 U JP 18378783U JP H0221824 Y2 JPH0221824 Y2 JP H0221824Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- read clock
- bit
- bits
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Selective Calling Equipment (AREA)
Description
【考案の詳細な説明】
［産業上の利用分野］
この考案は、サイクリツク時分割多重伝送装置
の受信側においてシリアル信号を受信してフレー
ム調歩同期を取りデータワードを再生させる信号
受信装置に関する。
の受信側においてシリアル信号を受信してフレー
ム調歩同期を取りデータワードを再生させる信号
受信装置に関する。
［従来の技術］
無線操縦装置と、この無線操縦装置によつて制
御されるクレーンなどの大型機器とからなる制御
システムにおいては、通常無線操縦装置から出力
される無線信号を大型機器側の同期化回路が同期
をとりながら受信するようになつている。第１図
はこのような制御システムで用いられる制御デー
タ（シリアルデータ）のフオーマツト例を示す図
であり、この図に示すようにこのシリアルデータ
１は同期ワード２とデータワード（情報ワード）
３とから構成され、大型機器側で同期ワード２に
基づいて読込みクロツク信号を発生し、この読込
みクロツク信号でデータワード３中の各ビツトが
２値論理レベルの“１”（マークビツト）なのか
“０”（スペースビツト）なのかを識別してクレー
ンなどを動かすようになつている。
御されるクレーンなどの大型機器とからなる制御
システムにおいては、通常無線操縦装置から出力
される無線信号を大型機器側の同期化回路が同期
をとりながら受信するようになつている。第１図
はこのような制御システムで用いられる制御デー
タ（シリアルデータ）のフオーマツト例を示す図
であり、この図に示すようにこのシリアルデータ
１は同期ワード２とデータワード（情報ワード）
３とから構成され、大型機器側で同期ワード２に
基づいて読込みクロツク信号を発生し、この読込
みクロツク信号でデータワード３中の各ビツトが
２値論理レベルの“１”（マークビツト）なのか
“０”（スペースビツト）なのかを識別してクレー
ンなどを動かすようになつている。
［考案が解決しようとする課題］
ところでこのようなデータワードを再生させる
ための同期化回路は、従来第２図ロに示すように
同期ワード２（同図イ参照）の終り付近において
信号Ｓ０（同図ロ参照）を生成し、この信号Ｓ０
とシリアルデータの16倍、32倍または64倍のレー
トを持つクロツクCL（第２図ハ参照）と前記同期
ワード２のビツトとが共に“１”になつた時に、
同図ニに示すように１番目の読込みクロツク信号
Ｒ１を生成し、このときからビツト幅Ｔの1/2
（時間Ｔ／２）後に２番目の読込みクロツク信号Ｒ２ を生成し、以後時間Ｔ毎に３番目，４番目，……
ｉ番目の読込みクロツク信号Ｒ３，Ｒ４，……
Riを生成するものであるため、伝送レートの16
倍、32倍、64倍のレートを持つクロツクCLを発
生する回路が必要であるとともに、このような３
つの信号のアンドをとる回路の構成が複雑であ
り、回路全体を簡素化しにくいという不都合があ
つた。
ための同期化回路は、従来第２図ロに示すように
同期ワード２（同図イ参照）の終り付近において
信号Ｓ０（同図ロ参照）を生成し、この信号Ｓ０
とシリアルデータの16倍、32倍または64倍のレー
トを持つクロツクCL（第２図ハ参照）と前記同期
ワード２のビツトとが共に“１”になつた時に、
同図ニに示すように１番目の読込みクロツク信号
Ｒ１を生成し、このときからビツト幅Ｔの1/2
（時間Ｔ／２）後に２番目の読込みクロツク信号Ｒ２ を生成し、以後時間Ｔ毎に３番目，４番目，……
ｉ番目の読込みクロツク信号Ｒ３，Ｒ４，……
Riを生成するものであるため、伝送レートの16
倍、32倍、64倍のレートを持つクロツクCLを発
生する回路が必要であるとともに、このような３
つの信号のアンドをとる回路の構成が複雑であ
り、回路全体を簡素化しにくいという不都合があ
つた。
この考案は上記の点に鑑み、伝送レートの16
倍、32倍、64倍などの高いレートのクロツクを必
要とすることなく、伝送レートと同一のクロツク
レートで同期をとるとともに、この同期を行うの
に必要な回路を簡素化した信号受信装置を提供す
ることを目的としている。
倍、32倍、64倍などの高いレートのクロツクを必
要とすることなく、伝送レートと同一のクロツク
レートで同期をとるとともに、この同期を行うの
に必要な回路を簡素化した信号受信装置を提供す
ることを目的としている。
［課題を解決するための手段］
この目的を達成するためにこの考案による信号
受信装置は、先頭および最終ビツトに各々マーク
ビツトが設けられかつこれらの先頭および最終ビ
ツト間に所定個数のスペースビツトが設けられた
同期ワードと、マークビツトとスペースビツトと
の組み合わせで作られたデータワードとからなる
シリアル信号を受信してデータワードを再生させ
るための信号受信装置において： 前記シリアル信号中の同期ワード中のマークビ
ツトＳ１が供給されたときにこのマークビツトに
同期した信号Ｓ２、および該マークビツトの立上
りに同期したエツジ検出信号Ｓ３を出力する立上
り検出回路と、 前記マークビツトに同期した信号Ｓ２の幅に基
づき伝送レートの周期で読込みクロツク信号Ｓ４
を発生する読込みクロツク発生手段と、 前記エツジ検出信号Ｓ３によりリセツトされ、
読込みクロツク信号Ｓ４の周期で前記同期ワード
中のスペースビツト数をカウントする同期カウン
タと、 該同期カウンタによるスペースビツト数のカウ
ントが同期ワードのスペースビツト数−１になつ
た時、前記エツジ検出信号Ｓ３の割込みを許可す
べく外部割込み許可信号Ｓ５を出力する外部割込
み許可手段と、 を備え、外部割込み許可手段により外部割込みが
許可されている間に立上り検出手段がマークビツ
トの立上りを検出することにより、外部割込みを
行い、伝送レートで決められるビツト幅の1/2時
間後に読込みクロツク信号Ｓ４の発生タイミング
を修正することにより、シリアル信号と読み込み
クロツクの同期を取りデータワードを再生するこ
とを特徴とする。
受信装置は、先頭および最終ビツトに各々マーク
ビツトが設けられかつこれらの先頭および最終ビ
ツト間に所定個数のスペースビツトが設けられた
同期ワードと、マークビツトとスペースビツトと
の組み合わせで作られたデータワードとからなる
シリアル信号を受信してデータワードを再生させ
るための信号受信装置において： 前記シリアル信号中の同期ワード中のマークビ
ツトＳ１が供給されたときにこのマークビツトに
同期した信号Ｓ２、および該マークビツトの立上
りに同期したエツジ検出信号Ｓ３を出力する立上
り検出回路と、 前記マークビツトに同期した信号Ｓ２の幅に基
づき伝送レートの周期で読込みクロツク信号Ｓ４
を発生する読込みクロツク発生手段と、 前記エツジ検出信号Ｓ３によりリセツトされ、
読込みクロツク信号Ｓ４の周期で前記同期ワード
中のスペースビツト数をカウントする同期カウン
タと、 該同期カウンタによるスペースビツト数のカウ
ントが同期ワードのスペースビツト数−１になつ
た時、前記エツジ検出信号Ｓ３の割込みを許可す
べく外部割込み許可信号Ｓ５を出力する外部割込
み許可手段と、 を備え、外部割込み許可手段により外部割込みが
許可されている間に立上り検出手段がマークビツ
トの立上りを検出することにより、外部割込みを
行い、伝送レートで決められるビツト幅の1/2時
間後に読込みクロツク信号Ｓ４の発生タイミング
を修正することにより、シリアル信号と読み込み
クロツクの同期を取りデータワードを再生するこ
とを特徴とする。
［実施例］
以下この考案を図面に示す実施例に基づいて説
明する。
明する。
第３図はこの考案による信号受信装置の一実施
例を示すブロツク図であり、第４図はこの信号受
信装置によつて受信されるシリアルデータの中の
同期ワードのフオーマツト例を示す図である。第
３図において、１０はシリアルデータ中の各ビツ
トの立上りを検出する立上り検出回路であり、こ
の立上り検出回路１０はインバータ１１，１２、
抵抗１３、コンデンサ１４、ナンドゲート１５に
よつて構成され、その入力端子１０ａに“１”信
号（２値論理レベルの“１”信号、マークビツ
ト）Ｓ１が供給されたときに、第１出力端子１０
ｂからこの“１”信号Ｓ２を出力してマイクロプ
ロセツサ（CPU）１６の入力端子Ｔ１に供給す
るとともに、第２出力端子１０ｃからこの“１”
信号に同期した所定幅のエツジ検出信号Ｓ３を出
力して前記CPU１６の割込み端子INTに供給す
る。CPU１６は水晶振動子１７の出力に基づい
たクロツク周波数で動作するものであり、その入
力端子Ｔ１、割込み端子INTに供給された信号
Ｓ２，Ｓ３に基づいて同期動作を行なう。
例を示すブロツク図であり、第４図はこの信号受
信装置によつて受信されるシリアルデータの中の
同期ワードのフオーマツト例を示す図である。第
３図において、１０はシリアルデータ中の各ビツ
トの立上りを検出する立上り検出回路であり、こ
の立上り検出回路１０はインバータ１１，１２、
抵抗１３、コンデンサ１４、ナンドゲート１５に
よつて構成され、その入力端子１０ａに“１”信
号（２値論理レベルの“１”信号、マークビツ
ト）Ｓ１が供給されたときに、第１出力端子１０
ｂからこの“１”信号Ｓ２を出力してマイクロプ
ロセツサ（CPU）１６の入力端子Ｔ１に供給す
るとともに、第２出力端子１０ｃからこの“１”
信号に同期した所定幅のエツジ検出信号Ｓ３を出
力して前記CPU１６の割込み端子INTに供給す
る。CPU１６は水晶振動子１７の出力に基づい
たクロツク周波数で動作するものであり、その入
力端子Ｔ１、割込み端子INTに供給された信号
Ｓ２，Ｓ３に基づいて同期動作を行なう。
以下この同期動作を第４図に示す伝送フオーマ
ツトおよび第５図に示すタイムチヤートを参照し
ながら説明する まず、立上り検出回路１０に第４図に示すよう
な同期ワード、つまり先頭ビツトおよび最終ビツ
トがマークビツト（“１”信号）とされこれら先
頭ビツトおよび最終ビツト間に所定個数のスペー
スビツト（“０”信号）が連続して設けられた同
期ワードが供給されれば、この立上り検出回路１
０は第５図イに示すようにこの同期ワード中の各
ビツト“１”（“１”信号Ｓ１）に同期した“１”
信号Ｓ２（第５図ロ参照）を出力するとともに、
該各ビツト“１”の立上りに対応したエツジ検出
信号Ｓ３（第５図ハ参照）を出力してCPU１６
に供給する。
ツトおよび第５図に示すタイムチヤートを参照し
ながら説明する まず、立上り検出回路１０に第４図に示すよう
な同期ワード、つまり先頭ビツトおよび最終ビツ
トがマークビツト（“１”信号）とされこれら先
頭ビツトおよび最終ビツト間に所定個数のスペー
スビツト（“０”信号）が連続して設けられた同
期ワードが供給されれば、この立上り検出回路１
０は第５図イに示すようにこの同期ワード中の各
ビツト“１”（“１”信号Ｓ１）に同期した“１”
信号Ｓ２（第５図ロ参照）を出力するとともに、
該各ビツト“１”の立上りに対応したエツジ検出
信号Ｓ３（第５図ハ参照）を出力してCPU１６
に供給する。
CPU１６は、第５図ニに示すように前記ビツ
ト“１”の幅（時間）Ｔで読込みクロツク信号Ｓ
４（第５図ニ参照）を常時発生するとともに、こ
の読込みクロツク信号Ｓ４で入力端子Ｔ１に供給
されている信号を取り込んで、これが“１”なら
ばCPU内部の同期カウンタをリセツトし、“０”
ならばこの同期カウンタをインクリメントするも
のであり、この同期カウンタの計数結果（第５図
ホ参照）が所定の値、例えば44（同期ワードのス
ペースビツト数45−１＝44）になつたとき、例え
ば第５図に示す時刻t1に外部割込み許可信号Ｓ５
（第５図ヘ参照）を発生し、割込み待ち状態にな
る。
ト“１”の幅（時間）Ｔで読込みクロツク信号Ｓ
４（第５図ニ参照）を常時発生するとともに、こ
の読込みクロツク信号Ｓ４で入力端子Ｔ１に供給
されている信号を取り込んで、これが“１”なら
ばCPU内部の同期カウンタをリセツトし、“０”
ならばこの同期カウンタをインクリメントするも
のであり、この同期カウンタの計数結果（第５図
ホ参照）が所定の値、例えば44（同期ワードのス
ペースビツト数45−１＝44）になつたとき、例え
ば第５図に示す時刻t1に外部割込み許可信号Ｓ５
（第５図ヘ参照）を発生し、割込み待ち状態にな
る。
次いで、CPU１６は時刻t1以後において割込
み端子INTにエツジ検出信号Ｓ３が供給された
とき、すなわち時刻t2で読込みクロツク信号Ｓ４
の発生タイミングをリセツトし、この時刻t2から
時間Ｔ／２が経過した時刻t3で、リセツト後におけ る第１の読込みクロツク信号Ｓ４を発生するとと
もに外部割込みを禁止し、以後この時刻t3から時
間Ｔが経過する毎に第２，第３，……の読込みク
ロツク信号Ｓ４を発生するとともに、これら第
１，第２，……の読込みクロツク信号Ｓ４に同期
して入力端子Ｔ１に供給されている信号を取り込
んで内部レジスタに格納する。
み端子INTにエツジ検出信号Ｓ３が供給された
とき、すなわち時刻t2で読込みクロツク信号Ｓ４
の発生タイミングをリセツトし、この時刻t2から
時間Ｔ／２が経過した時刻t3で、リセツト後におけ る第１の読込みクロツク信号Ｓ４を発生するとと
もに外部割込みを禁止し、以後この時刻t3から時
間Ｔが経過する毎に第２，第３，……の読込みク
ロツク信号Ｓ４を発生するとともに、これら第
１，第２，……の読込みクロツク信号Ｓ４に同期
して入力端子Ｔ１に供給されている信号を取り込
んで内部レジスタに格納する。
このようにこの実施例では、CPU１６の外部
割込み機能を用いて、同期ワードの最終ビツトか
ら１つ手前のビツトの前で外部割込みを許可し、
この最終ビツトの１つ手前のビツトが立ち上つた
ときから時間Ｔ／２が経過したときに第１の読込み クロツク信号Ｓ４を発生させ、以後時間Ｔが経過
する毎に第２，第３，……の読込みクロツク信号
Ｓ４を発生させるようにしたので、これら第１，
第２，……の読込みクロツク信号Ｓ４をシリアル
データの各ビツトの中央に位置させることがで
き、各ビツト情報を読み取ることができる。な
お、このような同期動作はシリアルデータの同期
ワードが受信される毎に行なわれる。
割込み機能を用いて、同期ワードの最終ビツトか
ら１つ手前のビツトの前で外部割込みを許可し、
この最終ビツトの１つ手前のビツトが立ち上つた
ときから時間Ｔ／２が経過したときに第１の読込み クロツク信号Ｓ４を発生させ、以後時間Ｔが経過
する毎に第２，第３，……の読込みクロツク信号
Ｓ４を発生させるようにしたので、これら第１，
第２，……の読込みクロツク信号Ｓ４をシリアル
データの各ビツトの中央に位置させることがで
き、各ビツト情報を読み取ることができる。な
お、このような同期動作はシリアルデータの同期
ワードが受信される毎に行なわれる。
第６図は上述した実施例のフローチヤート例を
示すものであり、また第７図は同実施例の機能ブ
ロツク図例を示すものである。なお、これらの詳
細は上述した説明から明らかであるため、その詳
細な説明は省略する。
示すものであり、また第７図は同実施例の機能ブ
ロツク図例を示すものである。なお、これらの詳
細は上述した説明から明らかであるため、その詳
細な説明は省略する。
［考案の効果］
以上説明したようにこの考案による信号受信装
置は、受信したシリアルデータの各ビツトの
“１”，“０”パターンから該シリアルデータ中の
同期ワードを検出するとともに、この同期ワード
の最後にあるビツト“１”の少し手前で外部割込
みを許可し、この外部割込み期間中において同期
ワードのビツト“１”が検出されたときに読込み
クロツク信号をリセツトするとともに、このとき
からビツト幅の1/2時間が経過したときに最初の
読込クロツク信号を発生し、以後ビツト幅と同じ
時間が経過する毎に第２，第３，……の読込みク
ロツク信号を発生するようにしたので、伝送レー
トの数十倍のレートを持つクロツクを用いること
なく同期をかけることができるとともに、マイク
ロプロセツサに少しの付属回路を付加するだけで
この同期機能を実現することができ、また受信処
理プログラムに負担をかけることなくこれを実現
することができる。
置は、受信したシリアルデータの各ビツトの
“１”，“０”パターンから該シリアルデータ中の
同期ワードを検出するとともに、この同期ワード
の最後にあるビツト“１”の少し手前で外部割込
みを許可し、この外部割込み期間中において同期
ワードのビツト“１”が検出されたときに読込み
クロツク信号をリセツトするとともに、このとき
からビツト幅の1/2時間が経過したときに最初の
読込クロツク信号を発生し、以後ビツト幅と同じ
時間が経過する毎に第２，第３，……の読込みク
ロツク信号を発生するようにしたので、伝送レー
トの数十倍のレートを持つクロツクを用いること
なく同期をかけることができるとともに、マイク
ロプロセツサに少しの付属回路を付加するだけで
この同期機能を実現することができ、また受信処
理プログラムに負担をかけることなくこれを実現
することができる。
第１図は制御データ（シリアルデータ）のフオ
ーマツト例を示す図、第２図イ〜ニは各々従来の
同期化回路を説明するためのタイムチヤート、第
３図はこの考案による信号受信装置の一実施例を
示すブロツク図、第４図はシリアルデータ中の同
期ワードの詳細を示すフオーマツト例を示す図、
第５図イ〜ヘは同実施例を説明するためのタイム
チヤート、第６図は同実施例のフローチヤート、
第７図は同実施例の機能ブロツク図である。 １……シリアルデータ、２……同期ワード、３
……データワード、１０……立ち上り検出回路
（立ち上り検出手段）、１６……マイクロプロセツ
サ（同期カウント手段、読込みクロツク信号生成
手段）。
ーマツト例を示す図、第２図イ〜ニは各々従来の
同期化回路を説明するためのタイムチヤート、第
３図はこの考案による信号受信装置の一実施例を
示すブロツク図、第４図はシリアルデータ中の同
期ワードの詳細を示すフオーマツト例を示す図、
第５図イ〜ヘは同実施例を説明するためのタイム
チヤート、第６図は同実施例のフローチヤート、
第７図は同実施例の機能ブロツク図である。 １……シリアルデータ、２……同期ワード、３
……データワード、１０……立ち上り検出回路
（立ち上り検出手段）、１６……マイクロプロセツ
サ（同期カウント手段、読込みクロツク信号生成
手段）。
Claims (1)
- 【実用新案登録請求の範囲】 先頭および最終ビツトに各々マークビツトが設
けられかつこれら先頭および最終ビツト間に所定
個数のスペースビツトが設けられた同期ワード
と、マークビツトとスペースビツトとの組み合わ
せで作られたデータワードとからなるシリアル信
号を受信してデータワードを再生させるための信
号受信装置において： 前記シリアル信号中の同期ワード中のマークビ
ツトＳ１が供給されたときにこのマークビツトに
同期した信号Ｓ２、および該マークビツトの立上
りに同期したエツジ検出信号Ｓ３を出力する立上
り検出回路と、 前記マークビツトに同期した信号の幅に基づき
伝送レートの周期で読込みクロツク信号Ｓ４を発
生する読込みクロツク発生手段と、 前記エツジ検出信号によりリセツトされ、読込
みクロツク信号の周期で前記同期ワード中のスペ
ースビツト数をカウントする同期カウンタと、 該同期カウンタによるスペースビツト数のカウ
ントが同期ワードのスペースビツト数−１になつ
た時、前記エツジ検出信号の割込みを許可すべく
外部割込み許可信号Ｓ５を出力する外部割込み許
可手段と、 を備え、外部割込み許可手段により外部割込みが
許可されている間に立上り検出手段がマークビツ
トの立上りを検出することにより、外部割込みを
行い、伝送レートで決められるビツト幅の1/2時
間後に読込みクロツク信号の発生タイミングを修
正することにより、シリアル信号と読み込みクロ
ツクの同期を取りデータワードを再生することを
特徴とする信号受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18378783U JPS6093351U (ja) | 1983-11-30 | 1983-11-30 | 信号受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18378783U JPS6093351U (ja) | 1983-11-30 | 1983-11-30 | 信号受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6093351U JPS6093351U (ja) | 1985-06-26 |
| JPH0221824Y2 true JPH0221824Y2 (ja) | 1990-06-12 |
Family
ID=30397671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18378783U Granted JPS6093351U (ja) | 1983-11-30 | 1983-11-30 | 信号受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6093351U (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MY202878A (en) | 2018-03-27 | 2024-05-28 | Tokuyama Corp | Electrolysis vessel for alkaline water electrolysis |
| MY207723A (en) | 2018-03-27 | 2025-03-14 | Tokuyama Corp | Separating membrane-gasket-protecting member assembly, electrolysis element, and electrolysis vessel |
| WO2023106412A1 (ja) | 2021-12-10 | 2023-06-15 | 株式会社トクヤマ | アルカリ水電解用電解槽 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52114202A (en) * | 1976-03-22 | 1977-09-24 | Toshiba Corp | Data reception unit |
-
1983
- 1983-11-30 JP JP18378783U patent/JPS6093351U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6093351U (ja) | 1985-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0221824Y2 (ja) | ||
| JPS6249737A (ja) | クロツク信号再生配置 | |
| JPS6316711A (ja) | タイミング装置 | |
| JPH0370314A (ja) | クロック断検出回路 | |
| JP2617575B2 (ja) | データ速度変換回路 | |
| SU1290282A1 (ru) | Устройство дл синхронизации вычислительной системы | |
| JP3018578B2 (ja) | ジッタ吸収回路 | |
| JPH0453081Y2 (ja) | ||
| JPH0677228B2 (ja) | クロック信号発生回路 | |
| JPH0681163B2 (ja) | 有効デ−タ抽出回路 | |
| JPS581917Y2 (ja) | 複数記憶回路の位相同期回路 | |
| JPS59125141A (ja) | バツフアメモリ回路 | |
| JPH0556699B2 (ja) | ||
| JPS6040149U (ja) | ビツト同期ｐｌｌ用位相比較器 | |
| JP2708061B2 (ja) | 同期回路装置 | |
| JPH0511584U (ja) | データ・クロツク同期回路 | |
| JPH0544684B2 (ja) | ||
| JPH0233211B2 (ja) | Parusukeisusochi | |
| JPH0134491B2 (ja) | ||
| JPS63199390U (ja) | ||
| JPH0740255B2 (ja) | ワンチップマイクロコンピュータ | |
| JPH03637B2 (ja) | ||
| JPH11298465A (ja) | 調歩同期受信回路の受信クロック生成方法とその回路 | |
| JPH02241108A (ja) | パルス挿入回路 | |
| JPH01135237A (ja) | フレーム同期パターン検出回路 |