JPH03212744A - 情報処理機器動作測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は情報処理機器の動作を測定する情報処理機器
動作測定装置に関するものである。

［従来の技術］ この発明の先行技術としては、例えば特開昭６１−１８
０５０号公報および特開昭６２−２３６０４７号公報に
記載されたものがある。

第７図は特開昭６１１８０５０号公報の第１図に相当し
、図において（１０）、　（２０＞はそれぞれ一致検出
部、（１１）は開始アドレス設定部、（２１）は終了ア
ドレス設定部、（３）はフリップフロップ、（４）はア
ンドゲート、（５０）はタイマカウンタ、（５１）はク
ロック発生器である。

開始アドレス設定部（１１）と終了アドレス設定部（２
１）とには、所要時間を測定する対象である制御動作の
開始アドレスと、終了アドレスとをそれぞれ設定してお
く。フリップフロップ（３）は初期化の時点においてリ
セットされている。

一連の制御動作を実行するための命令文を読み出す実行
アドレス信号が一致検出部（１０）、　（２０）に並列
に入力される。実行アドレスが開始アドレスと一致した
時点で一致検出部（１０）から一致検出信号が出てフリ
ップフロップ（３）はセットされる。

その後、実行アドレスが終了アドレスと一致した時点で
、一致検出部（２０）から一致検出信号が出てフリップ
フロップ（３）はリセットされる。

フリップフロップ（３）がセット状態にある間は、ゲー
ト（４）がオン状態となり、クロック発生器（５１）か
らのクロックパルスを通過させ、この通過したクロック
パルスをタイマカウンタ（５０）で計数する。初期化の
時点でタイマカウンタ（５０）はリセットされているか
ら実行アドレスを所定範囲変化させた後のタイマカウン
タ（５０）の内容は、開始アドレスから終了アドレスま
での経過時間を示す。

第８図は第７図の回路の動作を示す動作タイムチャート
であって、対象装置のクロック、実行アドレスの変化、
一致検出部（１０）、　（２０）の出力を示し、「時間
計測」としてゲート（４）のオン状態にある時間を示し
ている。但し、フリップフロップ（３）は入力パルスの
立ち上がり点でトリガされるものとして示しである。

第７図のクロック発生器（５１）の出力クロックとして
は、第８図の対象装置のクロックを使用してもよく、別
にクロック発生器（５１）を設けてもよい。

［発明が解決しようとする課題］ 上記のような従来の情報処理機器動作測定装置は以上の
ように構成されているので、情報処理機器の動作で最初
に通過する開始アドレスと終了アドレスとの間の時間の
測定しか行うことはできない。然しなから一般に情報処
理機器では、一連のプログラム中に同一の開始アドレス
とこれに対応する終了アドレスとが複数回現れ、開始ア
゛ドレスから終了アドレスまでの時間はその出現の時点
に従ってそれぞれ異なるのが普通であるので、最初に通
過する開始アドレスと終了アドレスとの間の時間を測定
するだけでは不十分になる。

この問題を解決するためになされた発明としては、特願
昭６２−２６４３４２号公報「計算機負荷測定装置」に
開示された発明がある。この発明では複数回に渡って測
定した時間を累算するものであるが、このような方法で
は合計時間または平均時間を決定することはできても、
任意の出現時点における所要時間の計測や、出現時点に
よって所要時間にどの程度のばらつきがあるかの計測が
行えないという問題点があった。

この発明はかかる課題を解決するためになされたもので
、予め定める出現回数範囲内の開始アドレスから対応す
る終了アドレスまでの時間を、それぞれ別々に測定する
ことができる情報処理機器動作測定装置を得ることを目
的としている。

［課題を解決するための手段］ この発明にかかる情報処理機器動作測定装置は、開始ア
ドレスの一致を検出した回数を計数するカウンタを設け
、このカウンタの内容に従って時間計測の制御を行うこ
ととしたものである。

［作用］ この発明においては、開始アドレスの一致を検出した回
数を計数するカウンタの内容に従って時間計測の制御を
行うことにより、任意の回数範囲のデータを得ることが
可能となる。

［実施例］ 以下、この発明の一実施例を図面を用いて説明する。第
１図はこの出願にかかる第１の発明の一実施例を示すブ
ロック図で、第１図において第７図と同一符号は同−又
は相当部分を示し、（１）は開始アドレス一致検出部、
（２）は終了アドレス−致検出部であって、開始アドレ
ス一致検出部（１）は第７図のく１０）と（１１）を、
終了アドレス一致検出部（２）は第７図の（２０）と（
２１）とをそれぞれまとめて表したものである。（６）
はカウンタ、（７）は−数回路を示す。

なお、ゲート（４）、クロック発生回路（５１）、タイ
マカウンタ（５０）を総称してタイマ（５）ということ
にする。

一連のプログラムの実行中に第ｎ回目に出現した開始ア
ドレスから、それに対応する終了アドレスまでの時間を
測定しようする場合、−数回路（７）はカウンタ（６）
の内容がｎである間は論理「１」の信号を出力するよう
に設定しておく。

フリップフロップ（３）、カウンタ（６）、タイマカウ
ンタ（５０）を初期化の時点でそれぞれリセットする。

開始アドレス一致検出部（１）から一致検出信号が検出
されるごとにフリップフロップ（３）はオフからオンに
なり、このオフからオンになる回数がカウンタ（６）で
計数される。カウンタ（６）の内容がｎになった時点か
ら次にｎ＋１になるまでの間、−数回１（７）は論理「
１」の信号を出力し、フリップフロップ（３）の出力が
論理「１」である期間クロック発生回路（５１）からの
パルスがタイマカランタフ５０）に入力されて計数され
る。

第２図は第１図の回路の動作を示す動作タイムチャート
であって、対象装置のクロック、実行アドレス、開始ア
ドレス一致は、第８図における同一名称の部分に相当す
る。そして開始アドレス−数回数カウンタはカウンタ（
６）の内容を示し、測定終了のパルスは終了アドレス一
致検出部（２）からの出力で、開始アドレス一致として
示す各パルスにそれぞれ対応して出力しているが、第２
図ではｎ回目のものだけを示しである。

第３図はこの出願にかかる第２の発明の一実施例を示す
ブロック図で、第１図と同一符号は同−又は相当部分を
示し、開始アドレスの第に回目から第ｍ回目までのデー
タを各回それぞれ別々に測定するためのものである。

第３図において、（７１）、　（７２）はそれぞれ−数
回路、（７３）、　（７４）はそれぞれレジスタで、上
限値ｍ＋１と下限値にとが設定される。（７５）はフリ
ップフロップ、（５２）は遅延回路である。

フリップフロップ（７５）は初期化の時点でリセットさ
れ、カウンタ（６）の内容がｋになったときセットされ
、ｍ＋１になったときリセットされる。

すなわち、カウンタ（６）の内容かに〜ｍの間はフリッ
プフロップ（７５）は論理ｒｌ、の信号を出力してゲー
ト（４）をオン状態にし、タイマ（５）を動作させる。

またタイマカウンタ（５０）で累算が行われないように
、終了アドレス一致検出部（２）がらの一致検出信号に
よりその回の測定が終了した後は、遅延回路（５２）を
介してタイマカウンタ（５ｏ）をリセットし、次の回に
対する測定の準備状態にしておく。

この第３図の回路において、ｋ＝１のときは（すなわち
、最初の回からｍ回までの測定を行う場合は）、−数回
路（７１）、　（７２）に相当する部分を簡単化するこ
とができる。第４図は第２の発明の他の実施例を示すブ
ロック図で、図において第３図と同一符号は同−又は相
当部分を示し、（６０）はブリセットカウンタである。

また、第４図で省略した部分はすべて第３図と同様であ
る。

初期化の時点においてプリセットカウンタ（６０）には
数値ｍがプリセットされ、フリップフロップ（７５）は
セットされる。プリセットカウンタ（６０）は終了アド
レス一致検出部（２ＯＮ第３図参照）の−致検出信号時
点のフリップフロップ（３）の出力をダウンカウントす
るように接続されていて、内容が漸次減少して行き、０
になるとオーバーフローパルスを出力してフリップフロ
ップ（７５）をリセットする。

第５図は第４図に示す回路の動作を示す動作タイムチャ
ートであって、実行アドレス、開始アドレス一致、終了
アドレス一致は、第８図における同一名称に相当し、測
定開始パルスはこのパルスにより初期化が行われて測定
が開始され、開始終了アドレス間はカウントイネーブル
としても表され、フリップフロップ（３）のＱ端子の反
対論理を示し、測定回数残はプリセットカウンタ（６０
）の内容を示す。また、測定終了はフリップフロップ（
７５）のＱ端子の反対論理を示す。

第３図に示す回路で各回ごとのデータを別々に測定する
場合には、これらのデータをそれぞれ別に記憶しておく
ことが必要である。データをメモリに書き込み又はメモ
リから読み出す技術はよく知られているので、その説明
を省略する。

第６図はデータの書き込みのタイミングを示すブロック
図で、第６図において第３図と同一符号は同−又は相当
部分を示し、（５３）、　（５４）、　（５５）はそれ
ぞれ遅延回路、（８）はラッチである。

終了アドレス一致検出部り２）からの一致検出信号によ
りその回の測定が終了した後は、遅延回路（５３）によ
り適宜な遅延が与えた後、タイマカウンタ（５０）の内
容をラッチ（８）に移し、同時にアドレスカウンタ（図
示せず）を数値１だけ増加し、その処理が終わった後、
遅延回路（５４）により遅延してタイマカウンタ（５０
）をリセットする。遅延回路（５５）の出力時点でラッ
チ（８）の内容をメモリ（図示せず）に書き込めばよい
。

なお上記実施例はアドレスの一致を検出する場合につい
て説明しているが、情報処理機器内部のデータ信号の一
致やタイミング信号の一致を検出する場合においても、
この発明を応用することができる。

［発明の効果］ この発明は以上説明したように、予め定める出現回数範
囲内の開始アドレスから終了アドレスまでの時間をそれ
ぞれ別々に測定することがで々るという効果がある。

【図面の簡単な説明】

第１図は第１の発明の一実施例を示すブロック図、第２
図は第１図の装置の動作を示す動作タイムチャート、第
３図は第２の発明の一実施例を示すブロック図、第４図
は第２の発明の他の実施例を示すブロック図、第５図は
第４図の装置の動作を示す動作タイムチャート、第６図
は第３図の回路におけるデータの書き込みのタイミング
を示すブロック図、第７図は従来の装置を示すブロック
図、第８図は第７図の装置の動作を示す動作タイムチャ
ートである。 図において（１）は開始アドレス一致検出部、（２〉は
終了アドレス一致検出部、（３）はフリップフロップ、
（４）はアンドゲート、（５）はタイマ、（５０）はタ
イマカウンタ、（５１）はクロック発生器、（６）はカ
ウンタて゛ある。 なお、各図中同一符号は同一または相当部分を示すもの
とする。

Claims (3)

【特許請求の範囲】
1. （１）情報処理機器の実行アドレスが予め定めた開始ア
   ドレスと一致する時点を検出する開始アドレス一致検出
   部、 上記実行アドレスが上記開始アドレスに対応する終了ア
   ドレスと一致する時点を検出する終了アドレス一致検出
   部、 上記開始アドレス一致検出部の一致検出信号でセットさ
   れ、上記終了アドレス一致検出部の一致検出信号でリセ
   ットされるフリップフロップ、初期化の時点において上
   記フリップフロップをリセットし、このフリップフロッ
   プがリセット状態からセット状態に転移する回数を計数
   するカウンタ、 初期化の時点において上記カウンタをリセットし、予め
   定める回数をｎ（ｎは正の整数）とするとき、上記カウ
   ンタの計数値がｎである期間は論理「１」の信号を出力
   する手段、この論理「１」の信号が出力されている状態
   で上記フリップフロップがセットされている間の時間を
   計測するタイマ、 を備えた情報処理機器動作測定装置。
2. （２）情報処理機器の実行アドレスが予め定めた開始ア
   ドレスと一致する時点を検出する開始アドレス一致検出
   部、 上記実行アドレスが上記開始アドレスに対応する終了ア
   ドレスと一致する時点を検出する終了アドレス一致検出
   部、 上記開始アドレス一致検出部の一致検出信号でセットさ
   れ、上記終了アドレス一致検出部の一致検出信号でリセ
   ットされるフリップフロップ、初期化の時点において上
   記フリップフロップをリセットし、このフリップフロッ
   プがリセット状態からセット状態に転移する回数を計測
   するカウンタ、 初期化の時点において上記カウンタをリセットし、予め
   定める回数をｍとｋ（ｍ、ｋは正の整数でｋ＜ｍ）とす
   るとき、上記カウンタの計数値がｋとｍ＋１との間にあ
   る期間は論理「１」の信号を出力する手段、 この論理「１」の信号が出力されている期間、上記フリ
   ップフロップがセット状態にある時間をそれぞれ計測す
   るタイマ、 このタイマの計測値を処理する手段、 を備えた情報処理機器動作測定装置。
3. （３）タイマの計測値を処理する手段は、 これら計測値をそれぞれ記憶部に格納する手段を備えた
   ことを特徴とする請求項第２項記載の情報処理機器動作
   測定装置。