JPH01268057A - 不純物準位を用いたトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は論理振幅が数ｍＶから数十ｍＶと極めて小さく
超高速、低消費電力特性を有する半導体トランジスタに
関する。

（従来の技術） 従来超高速トランジスタとして公知のバイポーラ・トラ
ンジスタはスイッチング動作を行わせるためにはエミッ
タ・ベース間に、バイポーラ・トランジスタを構成する
半導体のバンド・ギャップに相当する電圧を印加させる
必要がある。また同じく超高速トランジスタとしての能
力を有するホット・エレクトロン・トランジスタは文献
ソリッド・ステート・エレクトロニクス（Ｓｏｌｉｄ　
５ｔａｔｅ　Ｅｌｅｃｔｒｏｎｉｃｓ）誌２４巻３４３
頁〜３６６頁に記載される如く公知であるが、スイッチ
ング動作を行わせるためには、金属・半導体のショット
キーバリアを用いたホット・エレクトロン・トランジス
タにおいてはショットキ・バリア・ハイドに相当する電
圧を、また２種の異なる半導体によるヘテロ接合を用い
たホットエレクトロン・トランジスタにおいてはバンド
・オフセット量に相当する電圧をエミッタ・ベース間に
印加する必要がある。

これら半導体のバンド・ギャップ、ショットキ・バリア
・ハイド、ヘテロ接合バンド・オフセット量は数百ｍｅ
Ｖ以上のエネルギーを持ち、従って論理振幅としては数
百ｍＶ以上が必要となる。従ってこれら従来の半導体素
子を用いては論理振幅を数ｍＶ〜数＋ｍＶに下げること
は不可能である。

第３図（ａ）、（ｂ）は半導体へテロ接合を利用したホ
ットエレクトロン・トランジスタの従来例を説明するた
めのエネルギ・ダイアグラムである。Ｎ型の縮退した砒
化カリウム（ＧａＡｓ）からなるエミツタ層１、ベース
層２、コレクタ層３、Ｎ型の砒化アルミニウム・ガリウ
ム（ＡＩＧａＡｓ）のバリア層４，５からなっている。

（ａ）図は熱平衡状態のエネルギ・ダイアグラム、（ｂ
）図は電圧を印加した状態におけるエネルギ・ダイアグ
ラムである。前記バリア層４，５には電子がいなく空乏
化しているが、これは電子が凍結しているわけでなく、
前記ＧａＡｓとＡｌＧａＡｓとのへテロ接合形成によっ
て、ＡｌＧａＡｓ中の電子がＧａＡｓ中に拡散して出払
っているからである。従ってＡｌＧａＡｓ中のＮ型不純
物の不純物準位はフェルミ面よりも上方にある。

（ｂ）図に示される如く、エミツタ層中の電子がバリア
層４をトンネルしてバリア層５の伝導帯底のエネルギー
よりも大きなエネルギーを持っていれば、バリア層５中
を走行し、コレクタ電極に達し、コレクタ電流が流れる
。従ってこのトランジスタはしきい値電圧は２と５の層
間に生ずるバンド・オフセットエネルギーに対応する電
圧となる。これは通常数百ｍＶあり、数ｍＶ〜数＋ｍＶ
に下げることは結晶成長技術上制御が不可能である。

しきい値電圧を数ｍＶ〜数＋ｍＶまで下げることができ
ないことは該トランジスタの超高速性、低消費電力特性
を向上させる上で重大な障害となる。即ち、しきい値電
圧を大幅に下げることが困難であることはトランジスタ
の電源電圧を大幅に下げることが困難であることを意味
し、消費電力を大幅に低下させることは不可能である。

また超高速性の面からはディジタル集積回路の集積度が
大きくなるにつれ、配線長が長くなり、配線を駆動する
に要する時間が長くなり、高速化を図る上で重大な問題
となる。この配線駆動時間工は配線容量Ｃ、トランジス
タの動作電流Ｉｃ、論理振幅ΔＶを用いて と表わすことができる。１：の縮小にはＩｃを大きくす
るか、Δ■を小さくする必要がある。しかしながらＩｃ
の増大は消費電力増大をもたらし、好ましくない。ΔＶ
はほぼしきい値電圧に対応するため、前述の如く、これ
も数ｍＶ〜数＋ｍＶにまで下げることは不可能である。

従って低消費電力特性、超高速特性を実現する上では、
しきい値電圧を大幅に下げることができないことは重大
な制限となる。

（発明が解決しようとする課題） 以上の如く、従来の超高速スイッチング素子として使用
されるバイポーラ・トランジスタはしきい値電圧が半導
体のバンド・ギャップ・エネルギーに対応する電圧とな
り、また金属と半導体接合を利用したホット・エレクト
ロン・トランジスタにおいてはしきい値電圧がショット
キ・バリアハイドに対応する電圧となり、また半導体の
へテロ接合を利用したホット・エレクトロン・トランジ
スタにおいては、しきい値電圧がバンド・オフセット・
エネルギーに対応する電圧となり、各々数百ｍＶ以上あ
り、数ｍＶ〜数＋ｍＶに下げることは技術上困難であっ
た。

たとえ下げることができたとしてもしきい値電圧を均一
にすること及び電流のオン−オフ比を大きくとることは
難しい。しきい値電圧を大幅に下げることができないた
め、これらのトランジスタの低消費電力特性、超高速特
性の実現にとっても重大な障害となる。

本発明の目的はこれら従来のトランジスタの持つ欠点を
除去し、新規なトランジスタを提供することにある。

（課題を解決するための手段） 本発明によれば半導体基板上に同じ導電型の第１の縮退
した半導体、動作温度で電荷担体が凍結する半導体、第
２の縮退した半導体が層構造をなして設けられ、前記第
２の縮退した半導体には第１と第２の電極が設けられ、
前記第１の縮退した半導体には第３の電極が設けられて
いることを特徴とする不純物準位を用いたトランジスタ
が得られる。

（作用） Ｎ型あるいはＰ型の半導体は極低温に冷やされると、電
荷担体（Ｎ型の場合は電子、Ｐ型の場合は正孔）が凍結
し、フェルミ・エネルギーはＮ型の場合は、はぼ伝導帯
端部と不純物準位の中央あたりに、Ｐ型の場合はほぼ充
満帯端部と不純物準位の中央あたりに位置する様になる
。この電荷担体の凍結した半導体と縮退した半導体とを
接触させると縮退した半導体中の電子にとり、前記凍結
した半導体は不純物の束縛エネルギーＥＤの半分程度の
バリア高さを持つバリアとして機能する。２つの縮退し
た半導体で、電荷担体の凍結した半導体をはさみ、縮退
した半導体間に電圧を印加しても、前記バリアの存在の
ため、その間に電流は流れない。

ところが、一方の縮退した半導体に２つの電極を設け、
その間に電圧を印加し、この縮退半導体中の電子を加速
すると、電子の運動エネルギーが上がり、電荷担体の凍
結した半導体との間にできたバリア高さ以上の運動エネ
ルギーにすることができる。この様なエネルギーを持つ
電子は前記バリアを乗り越え、他方の縮退した半導体中
に流れ込むことができ、トランジスタとして機能できる
。このトランジスタがスイッチング動作を起こすために
必要なエネルギーは不純物の束縛エネルギー程度となる
が、その束縛エネルギーＥＤは半導体材料、および用い
る不純物材料に依存し、通常数ｍｅＶから数＋ｍｅＶ程
度の値を持つ。

従ってしきい値電圧が数ｍＶから数十ｍＶのトランジス
タが実現できることになる。

（実施例） 第１図は本発明の不純物準位を用いたトランジスタの一
実施例を示した断面模式図である。シリコンのＰ型基板
１０の上に砒素を不純物とする高濃度Ｎ型（不純物密度
１０１９ｃｍ−３）の縮退したシリコン層１１．１２と
それらにはさまれた砒素を不純物とする低濃度Ｎ型（不
純物密度１１０１６ａ　”）の、電荷担体である電子の
凍結したシリコン層１３、および前記ンリコン層１１の
上に設けられた酸化シリコンの絶縁膜１４からなる積層
構造となっている。動作温度は５０にとする。前記シリ
コン層１１にはアルミニウムにより第１、第２の電極１
５．１６が、また前記シリコン層１２にはアルミニウム
からなる第３の電極１７がそれぞれ設けられている。

前記電極１５，１６，１７をそれぞれソース、ドレイン
、コレクタと以下呼ぶことにする。

今、ソース・ドレイン間に電圧を印加せず、ソース・コ
レクタ間に電圧■ｓｃを印加したとする。第２図（ａ）
はそのときの縮退シリコン層１１．１２間のエネルギー
・ダイアグラムである。シリコン層１２と電子凍結シリ
コン層１３との間には不純物の束縛エネルギー（砒素不
純物の場合は５４ｍｅＶ）の半分のバリアが生じ、前記
シリコン層１２中の電子は前記シリコン層１１に達する
ことができない。第２図（ａ）のエネルギー・ダイアグ
ラムの形はソース・ドレイン間に電圧を印加していない
時は場所によらず、例えば第１図のＡ−Ａ’、Ｂ−Ｂ’
の断面に対してそれぞれ描いてみても同一である。

次にソース・ドレイン間に電圧ＶｓＤを印加した状態を
考える。ｖ８Ｄが前記バリアの高さに対応する電圧ＥＤ
／２ｑ（ｑは電子の電荷量）よりも小さいときは、たと
え電子が無散乱でソースからドレインまで走行したとし
ても、ドレイン端での電子のエネルギーは前記バリアを
越えるまでには至らず、従ってシース・ドレイン間に電
流が流れるのみで、コレクタには電流は流れない。ｖ８
ＤがＥＤ／２ｑよりも大きくなると、一部の電子はドレ
イン端近傍で、前記バリアを越えるエネルギーを有する
ようになり、バリアを越えてコレクタに達する様になる
。第２図（ｂ）、（ｃ）はこのような動作状態における
、第１図のそれぞれＡ−Ａ’断面、Ｂ−Ｂ’断面の縮退
シリコン層１１．１２の間のエネルギー・ダイアグラム
である。図かられかる様にソース側では電子はバリアを
乗り越えるだけのエネルギーを持っていないが、ドレイ
ン側では、ソース側より注入され、電界で加速された一
部の電子がホット化し、前記バリアを乗り越えるだけの
エネルギーを持ち得ることがわかる。さらに電圧ｖ８Ｄ
を上げていくと、前記バリアを乗り越えることができる
電子の数が増加し、コレクタ電流は増大していく。これ
に反してドレイン電極に流れ込む電流は減少していき、
最終的には零に限りなく近づく。

（発明の効果）。

以上の説明より、このトランジスタは、ソース・ドレイ
ン間に電圧ｖｓｏを印加することにより、コレクタ電流
をオン、オフすることができスイッチング素子として使
用することができる。このとき、しきい値電圧は不純物
の束縛エネルギーに対応するＥＤ／２ｑとなり、数十ｍ
Ｖと極めて小さなしきい値電圧が実現できる。このしき
い値電圧は半導体材料および不純物材料固有の値となり
、しきい値の再現性、−様性は極めて良いことになる。

以上により数十ｍＶの論理振幅のスイッチング素子が実
現でき、電源電圧を下げて消費電力を大幅に低下させる
ことが可能となり、また同時に配線を駆動する時間を極
めて短くすることが可能で、高速のスイッチング動作が
実現できることになる。電流値を変えないとすると消費
電力、配線駆動時間はともに電源電圧を下げた分だけ小
さくすることができる。

なお本発明では半導体としてシリコンを選んだが、これ
に限るものでなく、ゲルマニウム、５ｉＧｅ、砒化ガリ
ウム等、他の半導体であっても良い。特にゲルマニウム
を用いた場合は、不純物の束縛エネルギーが１０ｍｅＶ
程度であり、数ｍＶ〜１０ｍＶ程度の論理振幅を持つス
イッチング素子が実現できる。

また本発明のトランジスタを構成するために使用する不
純物も一種類である必要はなく、二種類以上であっても
良い。例えば前記実施例においてＮ型縮退シリコン層１
１の不純物には砒素を用い、Ｎ型縮退２９７７層１２の
不純物にはアンチモンを用いても良い。また同じ半導体
層中にアクセプタ壁の不純物とドナー型の不純物の両者
を用い、不純物を部分補償した形で使用しても良い。半
導体例えばＧｅにＡｓをＩ×１０１６ｃｍ−３ドープし
、しかもＢを例えばＡｓの１〜１０％（１×１０１４〜
１×１０１５０ｍ−３）ドープして部分補償すると、凍
結したＧｅと縮退したＧｅとの間にできるバリアの高さ
を高くすることができる。

また前記の実施例ではソース・ドレインが表面側にあり
コレクタが基板側にあるがこれを逆にしてもよい。

【図面の簡単な説明】

第１図は本発明の不純物準位を用いたトランジスタの断
面模式図を、第２図はそのエネルギー・ダイアグラムを
それぞれ示す。第２図において（ａ）は、第１、第２の
電極間には電圧を印加しない状態で、第１、第３の電極
間に電圧を印加したときの図であり、（ｂ）、（ｃ）は
第１、第２の電極間、第１、第３の電極間に電圧を印加
したときの、第１図中に表示のそれぞれＡ−Ａ’断面、
Ｂ−Ｂ’断面のエネルギー・ダイアグ交ラムを示す。 第３図（ａ）、（ｂ）は従来例のホット・エレクトロン
・トランジスタのエネルギーダイアグラムを示す。 １・・Ｎ型砒化ガリウムエミツタ層、２・・・Ｎ型砒化
ガリウムベース層、３・・・Ｎ型砒化ガリウムコレクタ
層、４．５・・・Ｎ型砒化アルミニウムガリウムバリア
層、１０・・・Ｐ型シリコン基板、１１．１２・・・Ｎ
型縮退シリコン層、１３・・・Ｎ型電子凍結シリコン層
、１４・・・絶縁層、１５・・・第１の電極、１６・・
・第２の電極、１７・・・第３の電極。

Claims (1)

【特許請求の範囲】
1. 　半導体基板上に同じ導電型の第１の縮退した半導体、
   動作温度で電荷担体が凍結する半導体、第２の縮退した
   半導体が層構造をなして設けられ、前記第２の縮退した
   半導体には第１と第２の電極が設けられ、前記第１の縮
   退した半導体には第３の電極が設けられていることを特
   徴とする不純物準位を用いたトランジスタ。