JPH01270219A - 3−5族化合物半導体装置の製造方法 - Google Patents

3−5族化合物半導体装置の製造方法

Info

Publication number
JPH01270219A
JPH01270219A JP9991688A JP9991688A JPH01270219A JP H01270219 A JPH01270219 A JP H01270219A JP 9991688 A JP9991688 A JP 9991688A JP 9991688 A JP9991688 A JP 9991688A JP H01270219 A JPH01270219 A JP H01270219A
Authority
JP
Japan
Prior art keywords
compound semiconductor
film
gas
iii
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9991688A
Other languages
English (en)
Other versions
JPH0797568B2 (ja
Inventor
Kazutaka Kamitake
一孝 上武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9991688A priority Critical patent/JPH0797568B2/ja
Publication of JPH01270219A publication Critical patent/JPH01270219A/ja
Publication of JPH0797568B2 publication Critical patent/JPH0797568B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は■−V族化合物半導体素子の製造方法に関する
。
〔従来の技術〕
従来、イオン注入等により能動領域を形成し、さらに能
動領域にパッシベーション膜、半導体層等を形成して■
−V族化合物半導体装置を製造している。しかし、イオ
ン注入後に行うイオン注入アニール方法としてAsH3
やPI(3ガスを用いる所謂キャップレスアニール法は
広く利用されているが、この方法は単にイオン注入層を
活性化させるだけの機能した待合せていない、パッシベ
ーション膜等はアニールとは別の装置で製造していた。
また■−V族化合物半導体表面への安定化パッシベーシ
ョン膜を形成する場合には一般にV族元素の蒸気圧が高
い°ことを心配する余り、該化合物半導体表面の自然酸
化物を除去せずに誘電体膜を低温形成したり、V族元素
の蒸発を心配してAsH3やPH3雰囲気にて高温熱処
理により自然酸化物を除去した後も低温まで該雰囲気中
に暴露しているので該化合物半導体表面に遊離ksやP
の存在、乃至表面の化学量論組成がV族すッチの傾向で
あった。
〔発明が解決しようとする課題〕
上述した従来のイオン注入動作層やコンタクト層を用い
る■−V族化合物半導体装置の製造方法は該イオン注入
層の活性化とそれに続く表面安定化パッシベーション膜
の形成工程は各々別々に行なわれていること及び表面安
定化パッシベーション膜を形成する際、該化合物半導体
表面に存在する自然酸化物を除去せずに形成したり、除
去したとしても化合物半導体表面の化学量論組成がどち
らかというと■族すッチな組成にズしているか、又はプ
ラズマや紫外線照射等によるダメージが導入されてしま
う方法により自然酸化物除去を行なってから膜形成を行
なっているので化合物半導体表面が電気的にも熱的にも
素子特性の安定化及び製造工程の簡略化という観点から
欠点となっていた。
本発明の目的は上述の欠点を解決し、自然酸化物がなく
、半導体表面の化学量論組成が制御された状態で表面安
定化パッシベーション膜を形成できる方法を提供するこ
とにある。
〔課題を解決するための手段〕
本発明はイオン注入層の活性化アニールをAsH3又は
PH3ガス雰囲気中で700℃〜1000°Cで熱処理
してから同一炉内で連続して400°C〜650℃程度
に降温後、該AsH3又はPl[3ガスの供給を止めて
水素雰囲気中にて所定時間熱処理して遊離AsやPを蒸
着させることにより該化合物半導体表1面の化学量論組
成を■族すッチな表面にせず、しかも自然酸化物のない
表面を保った状態で表面安定化パッシベーション膜を形
成する工程を具備している。このように本発明は一貫連
続工程を採用しているため、製造工程の簡略化による素
子製造コスト低減と化合物半導体素子特性の電気的、熱
的安定性を向上させ、ひいては素子の電気的特性の安定
化のみならず信頼性向上をもたらすという長所を有して
いる。
〔実施例〕
次に、本発明について図面を参照して説明する。第1図
は本発明の一実施例を示す図で、[1aAsショットキ
接合型電界効果トランジスタの製造工程概略図である。
先ず第1図Bに示す様に半絶縁性GaAs基板1にフォ
トリソグラフィーによる選択イオン注入法によりN型不
純物イオンであるシリコン(Si)イオンをN型能動層
領域2及びソース・ドレインのコンタクト層となる領域
3にN型高濃度層となるように各々選択的に注入する0
次いで本発明の方法により該イオン注入層を活性化して
から連続して200°C〜600°C程度の低温でシリ
コン窒化膜、シリコン酸化膜、窒化アルミニウム膜等の
誘電体膜乃至高比抵抗アルミニウムガリウム砒素、イン
ジウムガリウム砒素等の■−■族混晶半導体層が形成で
きる。化学蒸着成長装置(CVD装置)に該半導体基板
を装填する。
先ずイオン注入層を活性化するためにA s tl 3
ガスを数torr含む水素又はアルゴンガス雰囲気中に
て850℃15分間程度熱処理してから500″C程度
に降温後ksH3ガスの供給を中断して水素ガスのみの
雰囲気中にて5〜15分間熱処理する0次いで引続き同
一炉内で400℃程度に降温してシリコン窒化膜等の誘
電体膜あるいは500℃程度で人ff XGa、−、A
S等の高比抵抗■−V族混晶半導体膜4を所定厚さ成長
する(第1図C)0本実施例でシリコン窒化膜を採用し
た0次いで第1図りに示す様に通常のフォトリソグラフ
ィーとドライエツチング法及び化学エツチング法により
該誘電体膜4に開口部を設けた後、電界効果トランジス
タのゲート電極5となるショッ゛トキ接合を2000〜
5000人程度の厚さにアルミニウムやチタン・白金・
金を蒸着して形成する。然る後ソース・トレイン領域3
上の誘電体膜を除去し、この領域3へのオーミックコン
タクト用メタルとして^u G e/Niを該誘電体膜
をスペーサとするレジストリフトオフ技術を用いて被着
形成後350℃〜500°C数分間アロイ熱処理してソ
ース・ドレイン電極へのオーミックコンタクト層6.7
を形成する(第1スル)、引続き層間絶縁膜としてのシ
リコン酸化M8を所定厚さ、先のオーミックコンタクト
層6,7形成用のアロイ熱処理温度よりも低温にて成長
(第1図F)@、、ソース・トレイン及びゲート引出し
電極領域と通常のフォトリソグラフィーとドライエツチ
ング法により眉間絶縁膜8に開口部を形成してからチタ
ン・白金・金のソース電極9.ドレイン電極10.ゲー
ト引出部電極をスパッタ法等により所定厚さ被着後、イ
オンミリング法等により加工して第1図Aに示すGaA
sショットキ接合型電界効果トランジスタを完成する。
第2図は本発明の第2の実施例の図で、lnPMIS型
電界効果トランジスタの製造工程を示す概略図である。
先づ半絶縁性1nP基板11にn型能動層12及びソー
ス・ドレインの高濃度N型コンタクト層領域となる領域
13にフォトリソグラフィーにより各々選択的にシリコ
ンイオン注入を行なう0次いでゲート電極を形成すべき
領域を13PO4(リン酸)とH20□(過酸化水素)
水溶液や+IC/(塩酸)水溶液等の化学エツチング液
にて所謂リセスエッチングを行なう、然る後本発明の方
法により該イオン注入層の活性化と界面制御された誘電
体膜乃至■−■混晶半導体膜14を同一反応炉内で連続
して形成する(第2図B)。
イオン注入層の活性化はPH3ガス数torr〜数10
0 torrを含む水素又はアルゴン雰囲気中にて65
0℃〜800℃15分間熱処理してから350℃〜50
0°Cに降温後PH3ガスの供給を中断して水素ガスの
みの雰囲気中で5〜15分間熱処理する0次いで引続き
同一炉内で300°C〜400℃程度に降温してアンモ
ニウムガスとトリメチルアルミニウムガスの化学蒸着法
による窒化アルミニウム膜等の誘電体膜やI−V混晶半
導体膜を所定厚さ成長する0本実施例では窒化アルミニ
ウム膜を採用した0次いでソース・ドレイン領域3上の
窒化アルミニウム膜14を選択的に除去してソース・ド
レイン電極13を露出した後、通常のフォトレジストを
用いるリフトオフ法によ、り該誘電体膜をスペーサ層と
してAuGe/Ni等のオーミックメタルを蒸着後35
0℃〜450℃数分間熱処理してInP M I S型
電界効果トランジスタのソース・ドレインオーミック電
極15.16を形成する(第2図C)、引続きゲート電
極17となるアルミニウムを4000〜5000人リフ
トオフ技術による蒸着法ににより形成して第2図りの構
造を得る。その後は前記実施例に基づいてシリコン酸化
膜等の眉間絶縁膜18形成(第2図E)後、ソース電極
19.ドレイン電極20をチタン・白金・金による多層
金属膜により形成して第2図Aに示すInP M I 
S型電界効果トランジスタを完成する。
〔発明の効果〕
以上説明したように本発明はイオン注入を活性化して能
動層とするGaAsショットキ接合型電界効果トランジ
スタやInP M r S型電界効果トランジスタの製
造において八583やP1!、ガスを用いる所謂キャッ
プレスアニールとその後引続いて同一炉内にて該化合物
半導体基板表面を安定化させるために所定温度にて水素
ガス雰囲気熱処理を施してからシリコン窒化膜や窒化ア
ルミニウム等の誘電体膜乃至アルミニウム・ガリウム砒
素等の高比抵抗■−V族混晶半導体膜を連続して同一炉
内で形成することにより該化合物半導体基板表面に自然
酸化物を残したり、■族元素リッチな化学量論表面とせ
ずに界面組成、界面特性を制御した表面安定化パッシベ
ーションを形成して素子特性の電気的、熱的安定性を向
上させて信顆度を向上させるばかりでなく該化合物半導
体素子の製造工程の簡略化による製造コスト低減や歩留
向上を達成することが出来る。
【図面の簡単な説明】
第1図は本発明によるGaAsショットキ接合型電界効
果トランジスタの製造工程概略図である。 1・・・GaAs半絶縁性基板、2・・・n型GaAs
能動層、3・・・ソース・トレインN型高濃度層、4・
・・シリコン窒化膜、5・・・ゲート電極、6・・・ソ
ース・オーミックコンタクト層、7・・・ドレインオー
ミックコンタクト暦、8・・・層間絶縁膜(シリコン酸
化M)、9・・・ソース電極、10・・・トレイン電極
。 第2図は本発明によるInPMIS型電界効果トランジ
スタの製造工程概略図である。 11・・・半絶縁性InP基板、12・・・n型rnP
能動層、13・・・ソース・ドレインN型高濃度層、1
4・・・ゲート絶縁膜(窒化アルミニウム)、15・・
・オーミックコンタクト層、16・・・オーミックコン
タクト層、17・・・ゲート電極、18・・・層間絶縁
膜(シリコン酸化膜)、1つ・・・ソース電極、20・
・・ドレイン電極。 代理人 弁理士  内 原  音 潰 1 図

Claims (1)

    【特許請求の範囲】
  1.  III−V族化合物半導体の所定領域に選択的にN型又
    はP型不純物イオンを注入する工程と、イオン注入層を
    アルシン(AsH_3)ガス又はフォスフィン(PH_
    3)ガス雰囲気中で所定時間熱処理し、さらに、前記熱
    処理温度よりも低い温度に降温後アルシンガス又はフォ
    スフィンガスの供給を止めて水素雰囲気中にて所定時間
    熱処理した後、引続き同一炉内で前記化合物半導体にシ
    リコン窒化膜、シリコン酸化膜、窒化アルミニウム膜、
    窒化ガリウム膜等の誘電体膜乃至アルミニウムガリウム
    砒素インジウムガリウム砒素等のIII−V混晶半導体層
    を形成する工程を少くとも具備していることを特徴とす
    るIII−V族化合物半導体装置の製造方法。
JP9991688A 1988-04-21 1988-04-21 ▲iii▼−▲v▼族化合物半導体装置の製造方法 Expired - Lifetime JPH0797568B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9991688A JPH0797568B2 (ja) 1988-04-21 1988-04-21 ▲iii▼−▲v▼族化合物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9991688A JPH0797568B2 (ja) 1988-04-21 1988-04-21 ▲iii▼−▲v▼族化合物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01270219A true JPH01270219A (ja) 1989-10-27
JPH0797568B2 JPH0797568B2 (ja) 1995-10-18

Family

ID=14260103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9991688A Expired - Lifetime JPH0797568B2 (ja) 1988-04-21 1988-04-21 ▲iii▼−▲v▼族化合物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0797568B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022114A (ja) * 1988-06-14 1990-01-08 Toshiba Corp 化合物半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022114A (ja) * 1988-06-14 1990-01-08 Toshiba Corp 化合物半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0797568B2 (ja) 1995-10-18

Similar Documents

Publication Publication Date Title
US5275872A (en) Polycrystalline silicon thin film transistor
US5093280A (en) Refractory metal ohmic contacts and method
EP0064829B1 (en) High electron mobility semiconductor device and process for producing the same
JPS62177909A (ja) 半導体装置の製造方法
US4757030A (en) Method of making group IV single crystal layers on group III-V substrates using solid phase epitaxial growth
JPH0558257B2 (ja)
JPH0797568B2 (ja) ▲iii▼−▲v▼族化合物半導体装置の製造方法
JPH0797567B2 (ja) 薄膜の形成方法
JPH03209834A (ja) Mis型半導体装置の製造方法
JP2001308319A (ja) 絶縁ゲート型化合物半導体装置
JPH0216008B2 (ja)
JP3035941B2 (ja) ▲iii▼―▲v▼族化合物半導体装置の製造方法
JPH0352238A (ja) 化合物半導体装置の製造方法
JPS63158836A (ja) 半導体素子の製造方法
JPS60192363A (ja) シヨツトキ障壁接合の製造方法
JP2867046B2 (ja) 相補型絶縁ゲート電界効果トランジスタの製法
JPH04181731A (ja) 化合物半導体結晶の表面処理方法
JP2682032B2 (ja) 半導体装置の製造方法
JPH0521467A (ja) 電界効果トランジスタの製造方法
JPH04307741A (ja) 半導体装置の製造方法
JP2731194B2 (ja) 化合物半導体装置の製造方法
JPH0777223B2 (ja) 化合物半導体素子の表面安定化保護膜形成方法
JPH01214161A (ja) 化合物半導体装置の製造方法
JPH07254617A (ja) 半導体集積回路装置の製造方法
JPS63148616A (ja) 半導体装置の製造方法