JPH0777223B2 - 化合物半導体素子の表面安定化保護膜形成方法 - Google Patents
化合物半導体素子の表面安定化保護膜形成方法Info
- Publication number
- JPH0777223B2 JPH0777223B2 JP63245331A JP24533188A JPH0777223B2 JP H0777223 B2 JPH0777223 B2 JP H0777223B2 JP 63245331 A JP63245331 A JP 63245331A JP 24533188 A JP24533188 A JP 24533188A JP H0777223 B2 JPH0777223 B2 JP H0777223B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- film
- protective film
- forming
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は化合物半導体素子の表面安定化保護膜形成方法
に関する。
に関する。
従来、インジウムリン（InP）やガリウム砒素（GaAs）
等のIII−Ｖ族化合物半導体板上に形成されるP/N接合や
ショットキ接合を用いる素子の表面安定化保護膜（以
下、パッシベーション膜という）を形成するにあたって
は、化合物半導体基板の表面を強制的に酸化させず、あ
るいは陽極酸化法（例えばH.Hasegawa et.al.,J.E.C.
S.123 713（1976））、酸素プラズマ酸化法（例えば
T.Sugano et.al.,J.E.C.S.121 113（1974））、光ア
シスト酸化法（例えばT.Suzuki et.al.,A.P.L,31 473
（1977））等により基板表面を強制的に酸化させてシリ
コン酸化膜やシリコン窒化膜等の所謂CVD保護膜（パッ
シベーション膜）を形成させていた。
等のIII−Ｖ族化合物半導体板上に形成されるP/N接合や
ショットキ接合を用いる素子の表面安定化保護膜（以
下、パッシベーション膜という）を形成するにあたって
は、化合物半導体基板の表面を強制的に酸化させず、あ
るいは陽極酸化法（例えばH.Hasegawa et.al.,J.E.C.
S.123 713（1976））、酸素プラズマ酸化法（例えば
T.Sugano et.al.,J.E.C.S.121 113（1974））、光ア
シスト酸化法（例えばT.Suzuki et.al.,A.P.L,31 473
（1977））等により基板表面を強制的に酸化させてシリ
コン酸化膜やシリコン窒化膜等の所謂CVD保護膜（パッ
シベーション膜）を形成させていた。
上述した従来のパッシベーション膜形成方法では化合物
半導体表面における該化合物半導体構成元素からなる酸
化物組成と、その深さ方向分布の再現性、均一性が良く
なかったり、一旦制御性良く酸化層を形成しても、連続
してプラズマCVD（シリコン）窒化膜や光アシストCVD窒
化膜等のCVD保護膜を成長させていないため、イオン性
の不純物例えばナトリウムイオン（Na+）や銅イオン（C
u+）等の不純物元素を取込んだり、その後、継続して行
う該化合物半導体基板の洗浄工程やCVD成膜時に該酸化
物層が削られたり、組成変化を起こしたりするため、再
現性や均一性に乏しいという欠点があった。
半導体表面における該化合物半導体構成元素からなる酸
化物組成と、その深さ方向分布の再現性、均一性が良く
なかったり、一旦制御性良く酸化層を形成しても、連続
してプラズマCVD（シリコン）窒化膜や光アシストCVD窒
化膜等のCVD保護膜を成長させていないため、イオン性
の不純物例えばナトリウムイオン（Na+）や銅イオン（C
u+）等の不純物元素を取込んだり、その後、継続して行
う該化合物半導体基板の洗浄工程やCVD成膜時に該酸化
物層が削られたり、組成変化を起こしたりするため、再
現性や均一性に乏しいという欠点があった。
本発明の目的は上記課題を解消した合号物半導体素子の
表面安定化保護膜形成方法を提供することにある。
表面安定化保護膜形成方法を提供することにある。
上述した従来の表面安定化保護膜形成方法に対し、本発
明はパッシベーション膜の形成前に同一炉内で水蒸気酸
化させることにより素子特性の安定化を図るという相違
点を有する。
明はパッシベーション膜の形成前に同一炉内で水蒸気酸
化させることにより素子特性の安定化を図るという相違
点を有する。
前記目的を達成するため、本発明はインジウムリン（In
P）やガリウム砒素（GaAs）等のIII−Ｖ族化合物半導体
板上に形成されるP/N接合やショットキ接合を用いる素
子の表面安定化保護膜を形成する化合物半導体素子の表
面安定化保護膜形成方法において、所定水蒸気濃度に保
った雰囲気にて前記化合物半導体基板の素子表面を水蒸
気酸化させ、同一炉内で連続して、プラズマCVD窒化膜
やシリコン酸化膜乃至光アシストCVD窒化膜やシリコン
酸化膜等の表面安定化保護膜を形成するものである。
P）やガリウム砒素（GaAs）等のIII−Ｖ族化合物半導体
板上に形成されるP/N接合やショットキ接合を用いる素
子の表面安定化保護膜を形成する化合物半導体素子の表
面安定化保護膜形成方法において、所定水蒸気濃度に保
った雰囲気にて前記化合物半導体基板の素子表面を水蒸
気酸化させ、同一炉内で連続して、プラズマCVD窒化膜
やシリコン酸化膜乃至光アシストCVD窒化膜やシリコン
酸化膜等の表面安定化保護膜を形成するものである。
以下、本発明について図面を参照して説明する。
本発明は、インジウムリン（InP）やガリウム砒素（GaA
s）等のIII−Ｖ族化合物半導体板上に形成されるP/N接
合やショットキ接合を用いる素子のパッシベーション膜
を形成するにあたって、前記化合物半導体基板の素子表
面を水蒸気酸化させ、同一炉内で連続して、プラズマCV
D（シリコン）窒化膜やシリコン酸化膜乃至光アシストC
VD（シリコン）窒化膜やシリコン酸化膜等のパッシベー
ション膜を形成するものである。
s）等のIII−Ｖ族化合物半導体板上に形成されるP/N接
合やショットキ接合を用いる素子のパッシベーション膜
を形成するにあたって、前記化合物半導体基板の素子表
面を水蒸気酸化させ、同一炉内で連続して、プラズマCV
D（シリコン）窒化膜やシリコン酸化膜乃至光アシストC
VD（シリコン）窒化膜やシリコン酸化膜等のパッシベー
ション膜を形成するものである。
水蒸気酸化させる際に、所定水蒸気濃度の雰囲気中で該
化合物半導体基板の素子表面を一定温度（50℃〜400
℃）の下に酸化することにより低温で組成制御された該
化合半導体構成元素からなる酸化物層を形成した後、同
一炉内にて、連続して低温成長温度でのプラズマCVD窒
化膜等の所謂CVD保護膜（パッシベーション膜）を形成
することにより、プラズマ状態に該基板表面がさらされ
ることに伴う所謂プラズマダメージを誘起させないこ
と、また連続成長によるイオン性不純物導入や酸化物変
成等を防止する。また水蒸気雰囲気中にて化合物半導体
基板の熱処理を行うに際して、所定の昇温速度で定温側
から高温側（室温から400℃を上限とする範囲内）に熱
処理することによりIII−Ｖ族化合物半導体の短所であ
るＶ族元素の蒸発を低温側熱処理に形成される該化合物
半導体構成元素からなる酸化物層で被覆させて保護しな
がら所定厚さの酸化物層を形成制御して形成する。
化合物半導体基板の素子表面を一定温度（50℃〜400
℃）の下に酸化することにより低温で組成制御された該
化合半導体構成元素からなる酸化物層を形成した後、同
一炉内にて、連続して低温成長温度でのプラズマCVD窒
化膜等の所謂CVD保護膜（パッシベーション膜）を形成
することにより、プラズマ状態に該基板表面がさらされ
ることに伴う所謂プラズマダメージを誘起させないこ
と、また連続成長によるイオン性不純物導入や酸化物変
成等を防止する。また水蒸気雰囲気中にて化合物半導体
基板の熱処理を行うに際して、所定の昇温速度で定温側
から高温側（室温から400℃を上限とする範囲内）に熱
処理することによりIII−Ｖ族化合物半導体の短所であ
るＶ族元素の蒸発を低温側熱処理に形成される該化合物
半導体構成元素からなる酸化物層で被覆させて保護しな
がら所定厚さの酸化物層を形成制御して形成する。
次に本発明の実施例について説明する。
（実施例１） 第１図（ａ）は本発明の実施例１であるインジウムリン
（InP）化合物半導体基板を用いるアベランシェ・フォ
トダイオード（A.P.D）の縦断面図、第１図（ｂ）〜
（ｄ）は本発明を製造工程順に示す縦断面図である。
（InP）化合物半導体基板を用いるアベランシェ・フォ
トダイオード（A.P.D）の縦断面図、第１図（ｂ）〜
（ｄ）は本発明を製造工程順に示す縦断面図である。
第１図（ｂ）において、高濃度Ｎ型インジウムリン（n+
InP）基板１上に低濃度n-インジウムガリウム砒素（n-I
nGaAs）層２及びｎ型インジウムリン（InP）層３からな
るエピタキシャル成長層を有する基板にCVD法によりシ
リコン酸化膜乃至五酸化燐を含むシリコン酸化膜（CVD
SiO2）膜９を成長させたのち、通常のフォトリソグラフ
ィーと弗酸水溶液により該CVD SiO2膜９の所望領域を開
窓してから、燐を含む亜鉛化合物を用いた封管拡散法に
より所定温度熱処理を施して高濃度Ｐ型拡散層（p+Zn）
４によるPN接合を形成する。次いで第１図（ｃ）に示す
ように該CVD SiO2膜９を弗酸水溶液により除去した後、
本発明による表面安定化保護膜を以下の要領で形成す
る。
InP）基板１上に低濃度n-インジウムガリウム砒素（n-I
nGaAs）層２及びｎ型インジウムリン（InP）層３からな
るエピタキシャル成長層を有する基板にCVD法によりシ
リコン酸化膜乃至五酸化燐を含むシリコン酸化膜（CVD
SiO2）膜９を成長させたのち、通常のフォトリソグラフ
ィーと弗酸水溶液により該CVD SiO2膜９の所望領域を開
窓してから、燐を含む亜鉛化合物を用いた封管拡散法に
より所定温度熱処理を施して高濃度Ｐ型拡散層（p+Zn）
４によるPN接合を形成する。次いで第１図（ｃ）に示す
ように該CVD SiO2膜９を弗酸水溶液により除去した後、
本発明による表面安定化保護膜を以下の要領で形成す
る。
すなわち、図示しないプラズマCVD窒化膜成長装置に接
続された所定温度の純粋槽に窒素ガスを所定量バブルさ
せることにより一定濃度の水蒸気を含む窒素ガスを該成
長装置に流し込んでおき、第１図（ｃ）に示すように、
該プラズマCVD窒化膜成長装置内の基板の温度を所定昇
温速度で室温から300℃まで昇温して所定水蒸気雰囲気
中にて該InP基板１の素子表面にIn2O3,In（PO3）３やIn
PO4等のInとＰからなるインジウムリン酸化物槽（p+InP
層）５を所定厚さ、所定範囲の組成混合比にて形成さ
せ、その後、水蒸気雰囲気から完全に窒素雰囲気に置換
させた後、モノシランガス（SiH4），アンモニアガス
（NH3）からなる窒素混合ガス雰囲気にてプラズマ放電
させた所謂プラズマCVD窒化膜６を成長させる。
続された所定温度の純粋槽に窒素ガスを所定量バブルさ
せることにより一定濃度の水蒸気を含む窒素ガスを該成
長装置に流し込んでおき、第１図（ｃ）に示すように、
該プラズマCVD窒化膜成長装置内の基板の温度を所定昇
温速度で室温から300℃まで昇温して所定水蒸気雰囲気
中にて該InP基板１の素子表面にIn2O3,In（PO3）３やIn
PO4等のInとＰからなるインジウムリン酸化物槽（p+InP
層）５を所定厚さ、所定範囲の組成混合比にて形成さ
せ、その後、水蒸気雰囲気から完全に窒素雰囲気に置換
させた後、モノシランガス（SiH4），アンモニアガス
（NH3）からなる窒素混合ガス雰囲気にてプラズマ放電
させた所謂プラズマCVD窒化膜６を成長させる。
然る後、第１図（ｄ）に示すように亜鉛拡散を施したp+
InP層５及びプラズマCVD窒化膜６の一部を通常のフォト
リソグラフィーと弗酸水溶乃至熱リン酸等により開窓
し、金亜鉛（AuZu）等のＰ型InP層に対するオーミック
電極を介してチタン，白金，金（Ti/pt/Au）のアノード
電極７を形成する。次いで第１図（ａ）に示すように、
n+InP側に金，ゲルマニウム合金とニッケルからなるＮ
型溶オーミック電極を介してチタン，金等のカソード電
極８を形成してアバランシェ・フォトダイオードを完成
する。
InP層５及びプラズマCVD窒化膜６の一部を通常のフォト
リソグラフィーと弗酸水溶乃至熱リン酸等により開窓
し、金亜鉛（AuZu）等のＰ型InP層に対するオーミック
電極を介してチタン，白金，金（Ti/pt/Au）のアノード
電極７を形成する。次いで第１図（ａ）に示すように、
n+InP側に金，ゲルマニウム合金とニッケルからなるＮ
型溶オーミック電極を介してチタン，金等のカソード電
極８を形成してアバランシェ・フォトダイオードを完成
する。
上述したように実施例１によれば、水蒸気雰囲気中でイ
ンジウムリン（InP）化合物半導体基板の素子表面を酸
化して該化合物半導体基板の構成元素からなるインジウ
ムリンの酸化層を形成させたのち、同一炉内で連続して
CVD窒化膜６を形成することにより、特にAPDの逆方向耐
圧の安定化、リーク電流の減少化が達成される。
ンジウムリン（InP）化合物半導体基板の素子表面を酸
化して該化合物半導体基板の構成元素からなるインジウ
ムリンの酸化層を形成させたのち、同一炉内で連続して
CVD窒化膜６を形成することにより、特にAPDの逆方向耐
圧の安定化、リーク電流の減少化が達成される。
（実施例２） 第２図（ａ）は本発明の第２の実施例であるガリウム砒
素（GaAs）化合物半導体基板を用いるショットキ接合型
電界トランジスタを基本能動素子とし、他に抵抗等の受
動素子からなる集積回路素子を示す縦断面図、第２図
（ｂ）〜（ｅ）は第２図の集積回路素子の形成方法を示
す縦断面図である。
素（GaAs）化合物半導体基板を用いるショットキ接合型
電界トランジスタを基本能動素子とし、他に抵抗等の受
動素子からなる集積回路素子を示す縦断面図、第２図
（ｂ）〜（ｅ）は第２図の集積回路素子の形成方法を示
す縦断面図である。
先ず第２図（ｂ）に示すように、半絶縁性ガリウム砒素
（GaAs）基板21上にシリコン等のＮ型不純物イオンを所
定領域にイオン注入させて、活性化アニールを施しｎ型
ガリウム砒素（GaAs）領域22を形成したのち、通常のCV
D法によるシリコン酸化膜23を形成する。続いてチタ
ン，白金，金からなるショットキゲート電極24を該シリ
コン酸化膜23の所定領域を開窓して形成する。次いで第
２図（ｃ）に示すように該シリコン酸化膜23をスペーサ
層とするレジストリフトオフ技術により金，ゲルマニウ
ム合金（AuGe）とニッケル（Ni）からなるＮ型GaAsへの
ソースオーミック電極25、ドレインオーミック電極26、
抵抗層オーミック電極27を形成する。特に、ここで重要
なことは該スペーサ層としてのシリコン酸化膜を形成弗
酸水溶液にて除去したのち、熱リン酸や塩酸等にて該Ga
As露出面上の自然酸化層等の酸化物を十分除去しておく
こと及びｎ型能動領域以外の半絶縁性GaAs基板21の表面
等の所謂フィールド領域のシリコン酸化膜23は全面的に
除去する必要がある。次いで第２図（ｄ）に示すように
本発明の方法により化合物半導体板の構成元素であるGa
とAsからなるガリウム砒素酸化物層28を水蒸気雰囲気に
て形成したのち、シリコン酸化膜（CVD SiO2膜）29を形
成する。然る後に通常のショットキ接合型GaAs電界効果
トランジスタ製造方法に従い、CVD SiO2膜29の所定位置
を開窓してソース電極30、ドレイン電極31及び抵抗電極
32及びゲート引出し電極をチタン，白金，均等のメタル
で接続して第２図（ａ）に示すショットキ接合型GaAs電
界効果集積回路素子を完成する。
（GaAs）基板21上にシリコン等のＮ型不純物イオンを所
定領域にイオン注入させて、活性化アニールを施しｎ型
ガリウム砒素（GaAs）領域22を形成したのち、通常のCV
D法によるシリコン酸化膜23を形成する。続いてチタ
ン，白金，金からなるショットキゲート電極24を該シリ
コン酸化膜23の所定領域を開窓して形成する。次いで第
２図（ｃ）に示すように該シリコン酸化膜23をスペーサ
層とするレジストリフトオフ技術により金，ゲルマニウ
ム合金（AuGe）とニッケル（Ni）からなるＮ型GaAsへの
ソースオーミック電極25、ドレインオーミック電極26、
抵抗層オーミック電極27を形成する。特に、ここで重要
なことは該スペーサ層としてのシリコン酸化膜を形成弗
酸水溶液にて除去したのち、熱リン酸や塩酸等にて該Ga
As露出面上の自然酸化層等の酸化物を十分除去しておく
こと及びｎ型能動領域以外の半絶縁性GaAs基板21の表面
等の所謂フィールド領域のシリコン酸化膜23は全面的に
除去する必要がある。次いで第２図（ｄ）に示すように
本発明の方法により化合物半導体板の構成元素であるGa
とAsからなるガリウム砒素酸化物層28を水蒸気雰囲気に
て形成したのち、シリコン酸化膜（CVD SiO2膜）29を形
成する。然る後に通常のショットキ接合型GaAs電界効果
トランジスタ製造方法に従い、CVD SiO2膜29の所定位置
を開窓してソース電極30、ドレイン電極31及び抵抗電極
32及びゲート引出し電極をチタン，白金，均等のメタル
で接続して第２図（ａ）に示すショットキ接合型GaAs電
界効果集積回路素子を完成する。
本実施例によれば、半絶縁性GaAs基板21の表面のみを選
択的に組成比制御して水蒸気酸化させることにより、シ
ョットキ接合型GaAs型電界効果トランジスタの集積回路
製造で最も問題となるサイドゲート効果が大幅に改善さ
れ、しかも該強制酸化に伴うトランジスタへの影響を全
く無視して行える利点を有する。
択的に組成比制御して水蒸気酸化させることにより、シ
ョットキ接合型GaAs型電界効果トランジスタの集積回路
製造で最も問題となるサイドゲート効果が大幅に改善さ
れ、しかも該強制酸化に伴うトランジスタへの影響を全
く無視して行える利点を有する。
以上説明したように本発明は水蒸気雰囲気中で化合物半
導体基板の素子表面を酸化して該化合物半導体基板の構
成元素からなる酸化物層を形成したのち、同一炉内で連
続してプラズマCVDシリコン窒化膜やシリコン酸化膜乃
至CVDシリコン酸化膜を形成することにより、該半導体
基板の素子表面にプラズマダメージを誘起させないばか
りでなく、イオン性不純物等の不純物混入を防ぐととに
該化合物半導体基板の構成元素からなる酸化物層の低温
形成によるIII−Ｖ族化合物半導体特有のＶ族元素の蒸
発防止、CVDシリコン窒化膜及びシリコン酸化膜と化合
物半導体との界面特性を該酸化層を介して再現性、均一
良く制御できる効果を有する。
導体基板の素子表面を酸化して該化合物半導体基板の構
成元素からなる酸化物層を形成したのち、同一炉内で連
続してプラズマCVDシリコン窒化膜やシリコン酸化膜乃
至CVDシリコン酸化膜を形成することにより、該半導体
基板の素子表面にプラズマダメージを誘起させないばか
りでなく、イオン性不純物等の不純物混入を防ぐととに
該化合物半導体基板の構成元素からなる酸化物層の低温
形成によるIII−Ｖ族化合物半導体特有のＶ族元素の蒸
発防止、CVDシリコン窒化膜及びシリコン酸化膜と化合
物半導体との界面特性を該酸化層を介して再現性、均一
良く制御できる効果を有する。
第１図（ａ）は本発明の第１の実施例を示すInP化合物
半導体基板を用いるアバランシェ・フォトダイオード
（APD）の縦断面図、第１図（ｂ）〜（ｄ）は第１図
（ａ）に示すAPDの形成方法を工程順にしめす縦断面
図、第２図（ａ）は本発明の第２の実施例を示すGaAs化
合物半導体基板を用いるショットキ接合型電界効果トラ
ンジスタ集積回路素子の縦断面図、第２図（ｂ）〜
（ｅ）は第２図（ａ）の形成工程を示す縦断面図であ
る。 １……高濃度Ｎ型インジウムリン基板 ２……低濃度n-インジウムガリウム砒素層 ３……ｎ型インジウムリン層 ４……高濃度Ｐ型拡散層 ５……インジウムリン酸化物層 ６……プラズマCVD（シリコン）窒化膜 ７……アノード電極、８……カソード電極 9,23,29……シリコン酸化膜 21……半絶縁性ガリウム砒素基板 22……ｎ型ガリウム砒素領域 24……ショットキゲート電極 25……ソースオーミック電極 26……ドレインオーミック電極 27……抵抗層オーミック電極 28……ガリウム砒素酸化物層、30……ソース電極 31……ドレイン電極、32……抵抗電極
半導体基板を用いるアバランシェ・フォトダイオード
（APD）の縦断面図、第１図（ｂ）〜（ｄ）は第１図
（ａ）に示すAPDの形成方法を工程順にしめす縦断面
図、第２図（ａ）は本発明の第２の実施例を示すGaAs化
合物半導体基板を用いるショットキ接合型電界効果トラ
ンジスタ集積回路素子の縦断面図、第２図（ｂ）〜
（ｅ）は第２図（ａ）の形成工程を示す縦断面図であ
る。 １……高濃度Ｎ型インジウムリン基板 ２……低濃度n-インジウムガリウム砒素層 ３……ｎ型インジウムリン層 ４……高濃度Ｐ型拡散層 ５……インジウムリン酸化物層 ６……プラズマCVD（シリコン）窒化膜 ７……アノード電極、８……カソード電極 9,23,29……シリコン酸化膜 21……半絶縁性ガリウム砒素基板 22……ｎ型ガリウム砒素領域 24……ショットキゲート電極 25……ソースオーミック電極 26……ドレインオーミック電極 27……抵抗層オーミック電極 28……ガリウム砒素酸化物層、30……ソース電極 31……ドレイン電極、32……抵抗電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/812
Claims (1)
- 【請求項１】インジウムリン（InP）やガリウム砒素（G
aAs）等のIII−Ｖ族化合物半導体基板上に形成されるP/
N接合やショットキ接合を用いる素子の表面安定化保護
膜を形成する化合物半導体素子の表面安定化保護膜形成
方法において、所定水蒸気濃度に保った雰囲気にて前記
化合物半導体基板の素子表面を水蒸気酸化させ、同一炉
内で連続して、プラズマCVDシリコン窒化膜やシリコン
酸化膜乃至光アシストCVDシリコン窒化膜やシリコン酸
化膜等の表面安定化保護膜を形成することを特徴とする
化合物半導体素子の表面安定化保護膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63245331A JPH0777223B2 (ja) | 1988-09-29 | 1988-09-29 | 化合物半導体素子の表面安定化保護膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63245331A JPH0777223B2 (ja) | 1988-09-29 | 1988-09-29 | 化合物半導体素子の表面安定化保護膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0291938A JPH0291938A (ja) | 1990-03-30 |
| JPH0777223B2 true JPH0777223B2 (ja) | 1995-08-16 |
Family
ID=17132074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63245331A Expired - Lifetime JPH0777223B2 (ja) | 1988-09-29 | 1988-09-29 | 化合物半導体素子の表面安定化保護膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0777223B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007149843A (ja) * | 2005-11-25 | 2007-06-14 | Sharp Corp | パッシベーション膜の形成方法および太陽電池の製造方法 |
| JP5531610B2 (ja) * | 2009-12-24 | 2014-06-25 | 住友電気工業株式会社 | 半導体レーザ素子の製造方法 |
-
1988
- 1988-09-29 JP JP63245331A patent/JPH0777223B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0291938A (ja) | 1990-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093280A (en) | Refractory metal ohmic contacts and method | |
| KR970007131B1 (ko) | 집적 적외선 검출기의 제조방법 | |
| US4116722A (en) | Method for manufacturing compound semiconductor devices | |
| GB1356710A (en) | Semiconductor resistor | |
| JPH0291938A (ja) | 化合物半導体素子の表面安定化保護膜形成方法 | |
| JP2611342B2 (ja) | 半導体装置の製造方法 | |
| JPS634345B2 (ja) | ||
| US7195996B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| JP2546651B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPS61164271A (ja) | 電界効果型トランジスタの製造方法 | |
| JP2708899B2 (ja) | 多結晶薄膜の表面処理方法 | |
| JPH07169709A (ja) | 半導体装置の製造方法 | |
| JPS61123175A (ja) | ヘテロ接合パイポ−ラトランジスタの製造方法 | |
| JPH05129342A (ja) | 化合物半導体装置 | |
| JPS6116577A (ja) | 半導体装置 | |
| JPS59189669A (ja) | 化合物半導体オ−ム性接触電極およびその製造方法 | |
| JP2660252B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH01270219A (ja) | ３−５族化合物半導体装置の製造方法 | |
| JPH0521467A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61123133A (ja) | 半導体装置と電極形成方法 | |
| CN85105699A (zh) | 化合物半导体平面结型器件欧姆接触的制备方法 | |
| JPS57149777A (en) | Semiconductor device | |
| JPS60195978A (ja) | 半導体装置の製造方法 | |
| JPS6240782A (ja) | 半導体装置の製造方法 | |
| JPH043944A (ja) | 電界効果トランジスタ |