JPH01271809A - 制御パルス信号の入力異常検出装置 - Google Patents
制御パルス信号の入力異常検出装置Info
- Publication number
- JPH01271809A JPH01271809A JP9986588A JP9986588A JPH01271809A JP H01271809 A JPH01271809 A JP H01271809A JP 9986588 A JP9986588 A JP 9986588A JP 9986588 A JP9986588 A JP 9986588A JP H01271809 A JPH01271809 A JP H01271809A
- Authority
- JP
- Japan
- Prior art keywords
- detector
- control pulse
- speed reference
- reference value
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Velocity Or Acceleration (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、パルス発振器から入力される制御パルス信
号によシ制御対象機器を制御する制御システムにおいて
、制御パルス信号の入力に異常があったことを検出する
制御パルス信号の入力異常検出装置に関するものである
。
号によシ制御対象機器を制御する制御システムにおいて
、制御パルス信号の入力に異常があったことを検出する
制御パルス信号の入力異常検出装置に関するものである
。
第3図は従来の制御パルス信号の入力異常検出装置を示
すブロック図であり、パルス発振器が取付けられた制御
対象機器に対して示されている速度基準値がゼロでない
にも拘らず、入力される制御パルス信号のパルス数が変
化しないことを検出することによシ、異常を検出するよ
うにしたものである。図において、1は制御対象機器に
出力されている速度基準値、2はその速度基準値1がゼ
ロでないことを検出する速度基準値キ0の検出器、3は
その検出信号、4は制御対象機器に今回の周期に入力さ
れた制御パルス信号のパルス数のカウント値を示す入力
パルス数カウント値の今回値、5は制御対象機器に前回
の周期に入力された制御パルス信号のパルス数のカウン
ト値を示す入力パルス数カウント値の前回値、6は今回
値4と前回値5との差の値から入力パルス数の変化分を
検出する検出器、7はその差の値を示す信号、8は差の
値を示す信号7がゼロ、即ち入力パルス数−0を検出す
る検出器、9はその検出信号、10は検出信号3,9が
加えられる論理積回路、11はその出力信号、12は所
定レベルの出力信号11が加えられてから所定のマスク
時間T1を経て出力信号110レベルを調べるマスク検
出器、13はその異常検出信号、14は異常検出信号を
反転するインバータ、15はインバータ14から得られ
る正常検出信号である。
すブロック図であり、パルス発振器が取付けられた制御
対象機器に対して示されている速度基準値がゼロでない
にも拘らず、入力される制御パルス信号のパルス数が変
化しないことを検出することによシ、異常を検出するよ
うにしたものである。図において、1は制御対象機器に
出力されている速度基準値、2はその速度基準値1がゼ
ロでないことを検出する速度基準値キ0の検出器、3は
その検出信号、4は制御対象機器に今回の周期に入力さ
れた制御パルス信号のパルス数のカウント値を示す入力
パルス数カウント値の今回値、5は制御対象機器に前回
の周期に入力された制御パルス信号のパルス数のカウン
ト値を示す入力パルス数カウント値の前回値、6は今回
値4と前回値5との差の値から入力パルス数の変化分を
検出する検出器、7はその差の値を示す信号、8は差の
値を示す信号7がゼロ、即ち入力パルス数−0を検出す
る検出器、9はその検出信号、10は検出信号3,9が
加えられる論理積回路、11はその出力信号、12は所
定レベルの出力信号11が加えられてから所定のマスク
時間T1を経て出力信号110レベルを調べるマスク検
出器、13はその異常検出信号、14は異常検出信号を
反転するインバータ、15はインバータ14から得られ
る正常検出信号である。
次に動作について説明する。
制御対象機器に与えられている速度基準値1がゼロでな
いとき、検出器2は検出信号3を出力する。このとき検
出器6から出力される今回値4と前回値5との差の値を
示す信号7がゼロを示していると、検出器8は検出信号
9を出力する。このとき論理積回路10は、速度基準値
1がゼロでないのにも拘らず、フィードバック値である
入力パルス数がゼロであるという矛盾を示す例えばHレ
ベル(高レベル)の出力信号11を出力する。しかしな
がらこの場合、制御対象機器の応答遅れや、低速時にお
けるパルスインクリメントの巾等の原因によシ、正常時
でも入力パルス数がゼロとなることも考えられるので、
マスク検出器12において、出力信号11の立上りから
所定のマスク時間T1だけ遅延した時点での出力信号1
1のレベルを調べる。即ち、第4図に示すように所定の
マスク時間T1を経た時点で出力信号11のHレベルが
続いていれば異常と見なし、異常検出信号13を出力す
る。この異常検出信号13はインバータ14で反転され
て正常検出信号となる。
いとき、検出器2は検出信号3を出力する。このとき検
出器6から出力される今回値4と前回値5との差の値を
示す信号7がゼロを示していると、検出器8は検出信号
9を出力する。このとき論理積回路10は、速度基準値
1がゼロでないのにも拘らず、フィードバック値である
入力パルス数がゼロであるという矛盾を示す例えばHレ
ベル(高レベル)の出力信号11を出力する。しかしな
がらこの場合、制御対象機器の応答遅れや、低速時にお
けるパルスインクリメントの巾等の原因によシ、正常時
でも入力パルス数がゼロとなることも考えられるので、
マスク検出器12において、出力信号11の立上りから
所定のマスク時間T1だけ遅延した時点での出力信号1
1のレベルを調べる。即ち、第4図に示すように所定の
マスク時間T1を経た時点で出力信号11のHレベルが
続いていれば異常と見なし、異常検出信号13を出力す
る。この異常検出信号13はインバータ14で反転され
て正常検出信号となる。
従来の制御パルス信号の入力異常検出装置は以上のよう
に構成されているので、速度基準値1がゼロでない場合
に、フィードバック値となる入力パルス数がゼロとなっ
た場合のみの異常しか検出することができず、またマス
ク検出器12に与えられるマスク時間T1も一定である
ため、種々の大きさの速度基準値1に対応することがで
きず、特に高速基準値の場合に異常検出が遅れるなどの
問題点があった。
に構成されているので、速度基準値1がゼロでない場合
に、フィードバック値となる入力パルス数がゼロとなっ
た場合のみの異常しか検出することができず、またマス
ク検出器12に与えられるマスク時間T1も一定である
ため、種々の大きさの速度基準値1に対応することがで
きず、特に高速基準値の場合に異常検出が遅れるなどの
問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、入力パルス数がゼロ以外のときでも、異常検
出が行えると共に、制御対象機器に示される種々の速度
基準値に応じて即応性のある検出を行うことのできる制
御パルス信号の入力異常検出装置を得ることを目的とす
る。
たもので、入力パルス数がゼロ以外のときでも、異常検
出が行えると共に、制御対象機器に示される種々の速度
基準値に応じて即応性のある検出を行うことのできる制
御パルス信号の入力異常検出装置を得ることを目的とす
る。
この発明に係る制御パルス信号の入力異常検出装置は、
速度基準値に応じて制御系に不感帯を設定すると共にマ
スク時間を可変と成し、入力パルス数の変化が不感帯に
あるときは正常と見なすようにしたものである。
速度基準値に応じて制御系に不感帯を設定すると共にマ
スク時間を可変と成し、入力パルス数の変化が不感帯に
あるときは正常と見なすようにしたものである。
この発明における制御パルス信号の入力異常検出装置は
、速度基準値と入力パルス数との相関関係が常にチエツ
クされながら異常検出が行われると共に、速度基準値に
応じた即応性のある異常検出が行われる。
、速度基準値と入力パルス数との相関関係が常にチエツ
クされながら異常検出が行われると共に、速度基準値に
応じた即応性のある異常検出が行われる。
以下、この発明の一実施例を図について説明する。第1
図において、1〜15は第3図の同一符号部分と同一で
あるので説明を省略する。ただし、マスク検出器12に
与えられるマスク時間Tlは後述するマスク時間演算回
路22によシ可変となっている。第1図において、16
は不感帯演算回路で、与えられた速度基準値1を中心と
する不感帯が演算される。17はその不感帯を示す信号
、18は検出器6から得られる今回値4と前回値5との
差の値を示す信号7と不感帯を示す信号17とを比較し
て、差の値が不感帯に入っているか否かを調べる不感帯
検出器、19は差の値が不感帯に入っているときに出力
される正常検出信号、20は正常検出信号19と前述し
た正常検出信号15とが加えられる論理積回路、21は
論理積回路20から出力される真の正常検出信号、−2
2は与えられた速度基準値1に応じた長さのマスク時間
T1を算出するマスク時間演算回路である。
図において、1〜15は第3図の同一符号部分と同一で
あるので説明を省略する。ただし、マスク検出器12に
与えられるマスク時間Tlは後述するマスク時間演算回
路22によシ可変となっている。第1図において、16
は不感帯演算回路で、与えられた速度基準値1を中心と
する不感帯が演算される。17はその不感帯を示す信号
、18は検出器6から得られる今回値4と前回値5との
差の値を示す信号7と不感帯を示す信号17とを比較し
て、差の値が不感帯に入っているか否かを調べる不感帯
検出器、19は差の値が不感帯に入っているときに出力
される正常検出信号、20は正常検出信号19と前述し
た正常検出信号15とが加えられる論理積回路、21は
論理積回路20から出力される真の正常検出信号、−2
2は与えられた速度基準値1に応じた長さのマスク時間
T1を算出するマスク時間演算回路である。
次に動作について説明する。
不感帯演算回路16には、パルス発振器が設けられた制
御対象機器に与えられる速度基準値1が入力される。こ
の速度基準値1は制御パルス信号のパルス数に換算され
、その換算値に正及び負の余裕量が足されることによυ
、下限値と上限値とを有する不感帯が算出される。これ
と共にマスク時間演算回路22は、速度基準値1に応じ
て、低速基準値に対しては長いマスク時間T1を算出す
ると共に、高速基準値に対しては短いマスク時間゛Pl
を算出して、マスク検出器12に加える。従って、第2
図にも示すように、マスク時間T1が速度に応じて変化
するので、制御対象機器の応答遅れや、低速時のパルス
のインクリメント巾等に起因して、正常であるにも拘ら
ず異常検出信号13が出力されてしまうことを防止する
ことができる。
御対象機器に与えられる速度基準値1が入力される。こ
の速度基準値1は制御パルス信号のパルス数に換算され
、その換算値に正及び負の余裕量が足されることによυ
、下限値と上限値とを有する不感帯が算出される。これ
と共にマスク時間演算回路22は、速度基準値1に応じ
て、低速基準値に対しては長いマスク時間T1を算出す
ると共に、高速基準値に対しては短いマスク時間゛Pl
を算出して、マスク検出器12に加える。従って、第2
図にも示すように、マスク時間T1が速度に応じて変化
するので、制御対象機器の応答遅れや、低速時のパルス
のインクリメント巾等に起因して、正常であるにも拘ら
ず異常検出信号13が出力されてしまうことを防止する
ことができる。
一方、不感帯検出器18は、検出器6からの差の値を示
す信号7が不感帯に入っているか否かを調べ、差の値が
不感帯に入っていれば正常検出信号19を出力する。ま
た他方の正常検出信号15は、速度基準値1がゼロでな
い場合にフィードバック値である入力パルス数がゼロと
なったときに得られる。従って、論理積回路20はこれ
らの2つの条件が得られたときに真の正常検出信号21
を出力する。
す信号7が不感帯に入っているか否かを調べ、差の値が
不感帯に入っていれば正常検出信号19を出力する。ま
た他方の正常検出信号15は、速度基準値1がゼロでな
い場合にフィードバック値である入力パルス数がゼロと
なったときに得られる。従って、論理積回路20はこれ
らの2つの条件が得られたときに真の正常検出信号21
を出力する。
なお、上記実施例では、2つの正常検出信号19゜15
を論理積回路20に加えているが、正常検出信号19を
反転した信号と異常検出信号13とを論理和回路に加え
て、異常検出信号を得るようにしてもよい。また検出器
6においては今回値4と前回値5との差を求めているが
、この検出器6としては、一定周期内の制御パルス信号
をカウントできるものであればよい。
を論理積回路20に加えているが、正常検出信号19を
反転した信号と異常検出信号13とを論理和回路に加え
て、異常検出信号を得るようにしてもよい。また検出器
6においては今回値4と前回値5との差を求めているが
、この検出器6としては、一定周期内の制御パルス信号
をカウントできるものであればよい。
以上のように、この発明によれば、速度基準値に応じた
大きさの不感帯を設けると共に、速度基準値に応じた異
常検出の遅れ時間(マスク時間)を設けるように構成し
たので、常に速度基準値と入力パルス数との相関関係が
チエツクされながら検出が行われ、壕だ入力パルス数が
ゼロ以外の場合でも異常検出を行うことができ、さらに
入力パルス数がゼロになったときは、即応性のある検出
が行われるので、精度の良い検出を行うことができる効
果がある。
大きさの不感帯を設けると共に、速度基準値に応じた異
常検出の遅れ時間(マスク時間)を設けるように構成し
たので、常に速度基準値と入力パルス数との相関関係が
チエツクされながら検出が行われ、壕だ入力パルス数が
ゼロ以外の場合でも異常検出を行うことができ、さらに
入力パルス数がゼロになったときは、即応性のある検出
が行われるので、精度の良い検出を行うことができる効
果がある。
第1図はこの発明の一実施例による制御パルス信号の入
力異常検出装置を示すブロック図、第2図は同装置にお
けるマスク検出に関するタイムチャート、第3図は従来
の制御パルス信号の入力異常検出装置を示すブロック図
、第4図は同装置のマスク検出に関するタイムチャート
である。 1は速度基準値、2は速度基準値4oの検出器、6は入
力パルス数変化分の検出器、8は入力パルス数二〇の検
出器、12はマスク検出器、16は不感帯演算回路、1
8は不感帯検出器、22はマスク時間演算回路。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社
力異常検出装置を示すブロック図、第2図は同装置にお
けるマスク検出に関するタイムチャート、第3図は従来
の制御パルス信号の入力異常検出装置を示すブロック図
、第4図は同装置のマスク検出に関するタイムチャート
である。 1は速度基準値、2は速度基準値4oの検出器、6は入
力パルス数変化分の検出器、8は入力パルス数二〇の検
出器、12はマスク検出器、16は不感帯演算回路、1
8は不感帯検出器、22はマスク時間演算回路。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社
Claims (1)
- 制御パルス信号により制御される制御対象機器に与え
られる速度基準値に応じた大きさの不感帯を算出する不
感帯演算回路と、所定の周期における制御パルス信号の
入力パルス数の変化分を検出する検出器と、上記入力パ
ルスの変化分と上記不感帯とを比較する不感帯検出器と
、上記速度基準値が与えられ、かつ上記入力パルス数の
変化分がなかつたことを所定のマスク時間を経てから検
出するマスク検出器と、上記速度基準値に応じて上記マ
スク時間を算出するマスク時間演算回路とを備えた制御
パルス備考の入力異常検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9986588A JPH01271809A (ja) | 1988-04-22 | 1988-04-22 | 制御パルス信号の入力異常検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9986588A JPH01271809A (ja) | 1988-04-22 | 1988-04-22 | 制御パルス信号の入力異常検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01271809A true JPH01271809A (ja) | 1989-10-30 |
Family
ID=14258700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9986588A Pending JPH01271809A (ja) | 1988-04-22 | 1988-04-22 | 制御パルス信号の入力異常検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01271809A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009015539A (ja) * | 2007-07-04 | 2009-01-22 | Toyota Industries Corp | 無人搬送車システムにおける情報送信方法 |
-
1988
- 1988-04-22 JP JP9986588A patent/JPH01271809A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009015539A (ja) * | 2007-07-04 | 2009-01-22 | Toyota Industries Corp | 無人搬送車システムにおける情報送信方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0291513A (ja) | ジャイロの零点補正方法及びその装置 | |
| US4808920A (en) | Method for monitoring a tachometer signal | |
| KR960005555A (ko) | 위상비교회로 및 피엘엘(pll)회로 | |
| JP2572878B2 (ja) | センサの異常検出装置 | |
| SU1133604A1 (ru) | Устройство дл счета движущихс предметов | |
| JPH01306901A (ja) | 異常検出装置 | |
| JPH034174A (ja) | 車両用速度検出装置 | |
| JPS56143599A (en) | Check system for fault of p-rom | |
| JPS57191762A (en) | Abnormality detecting device | |
| JPH06334500A (ja) | 入力信号異常検出回路 | |
| JP2606324Y2 (ja) | 故障検出装置 | |
| JPH012157A (ja) | デ−タ記録装置のデ−タ転送異常検出器 | |
| JPH02166846A (ja) | マルチフレーム検出回路 | |
| JPH0365739A (ja) | 制御装置 | |
| JPS55134453A (en) | Retry control system | |
| JPS6267601A (ja) | 多重化制御装置 | |
| KR910015987A (ko) | 버스트에러 정정회로 및 방법 | |
| JPS5864542A (ja) | 状態変化検出方式 | |
| JPS63274873A (ja) | 発振検知回路 | |
| JPS57187729A (en) | Input module device | |
| JPH02158210A (ja) | パルス異常検出回路 | |
| JPS63121999A (ja) | S/d変換器の出力判定回路 | |
| JPS6223317A (ja) | 周波数変化率継電器 | |
| JPH04304179A (ja) | 負荷状態報知装置 | |
| KR960017287A (ko) | 타임 테스크 스케줄 구현장치 및 그 방법 |