JPH012157A - デ−タ記録装置のデ−タ転送異常検出器 - Google Patents

デ−タ記録装置のデ−タ転送異常検出器

Info

Publication number
JPH012157A
JPH012157A JP62-158249A JP15824987A JPH012157A JP H012157 A JPH012157 A JP H012157A JP 15824987 A JP15824987 A JP 15824987A JP H012157 A JPH012157 A JP H012157A
Authority
JP
Japan
Prior art keywords
clock
data transfer
response
reference clock
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62-158249A
Other languages
English (en)
Other versions
JPS642157A (en
Inventor
吉岡 節生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62158249A priority Critical patent/JPS642157A/ja
Priority claimed from JP62158249A external-priority patent/JPS642157A/ja
Publication of JPH012157A publication Critical patent/JPH012157A/ja
Publication of JPS642157A publication Critical patent/JPS642157A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はデータ記録装置に関し、特に他装置との間のデ
ータ転送をハーフインタロック方式で行う場合のデータ
転送異常の検知手段に関する。
[従来の技術] ハーフインタロック方式のデータ転送はデータ転送のタ
イミングを支配する側が相手側の応答を持たず発送する
基準ゲロツクと相手側がそれに追従して返送する応答ク
ロックで制御される。
第2図(a)、 (b)にハーフインタロック方式によ
るデータ転送の基準クロックと応答クロックの動作タイ
ミングの一例を示す。データ転送のタイミングを支配す
る側がデータを受信する場合は応答クロック13が入力
データ14のストローブ信号となり、基イ((クロック
12はその転送タイミングを指示するf−タ要求信号と
して働く。またデータ転送のタイミングを支配する側が
データを送信する場合は基準クロック12が転送するタ
イミングを示すとともに出力データ11のストローブ信
号となり、応答クロック13は出力データの到達を知る
確認信号として動く。いずれの場合も基準クロック12
が先行し相手側の応答を待たずに一定周明Tcで発送さ
れ、応答クロックがそれに追従して、データ転送を行な
う装置間の転送距離と両装置のデータ処理能力によって
決まる時間Td遅れて同周期Tcで返送される。従来こ
の種のデータ転送の異常検出は基準クロック12と応答
クロック13の計数比較により行なわれ、従来のデータ
転送異常検出器はデータ転送制御部の制御で動作して、
基準クロックおよび応答クロックを各々別に計数し各々
の計数値を対で出力する計数部とその一対の計数値を制
御信号で指定されるタイミングで比較照合して不一致の
場合異常信号を発生する比較照合判定部で構成していた
第3図(a)、 (b)、 (c)にその機能ブロック
および動作タイミング矯正部トを示す。
第3図(a)において、データ転送制御部1はデータ転
送を制御する本来の機能を有し本来のデータ転送に関す
る制御を行なうブロックである。
h[数品7はデータ制御回路1が出力する制御信号17
が有効な量基準クロック12を計数しその計数値71を
同様に応答クロック13を計数しその計数値72を出力
する。また制御信号17が無効になると、各々を計数値
を初期化する。比較照合判定部8はデータ転送が終了し
制御信号17が無効となる直面にへ]数値71とh4数
値72を比較照合し一致しなかった場合、異常信号18
をアクティブにしてデータ転送制御部1へ報告する。第
3図(b)は正常終了した場合、第3図(C)は異常終
了した場合の動作の一例を示している。
[発明が解決しようとする問題点] 上述した従来の転送終了後に計数値を検照する方法では
転送途中にタイミングの不具合を生じても最終的に計数
値が一致すれば異常を検知できないという欠点がある。
また異常が検知できた場合でも異常発生時から検知まで
に大きな時間遅れを生じるという欠点がある。
本発明の目的は前記問題点を解消したデータ転送異常検
出器を提供することにある。
[問題点を解決するための手段] 本発明は他装置との間のデータ転送をハーフインタロッ
ク方式で行い、その転送タイミングを支配する側にあっ
て、データ転送の基準となる一定周明の基準クロックを
発送し、それに呼応して返送される同周期の応答クロッ
クを受けてデータ転送を制御する装置のデータ転送制御
部に付加し、データ転送制御部からの制御信号で動作す
るデータ転送異常検出器において、 基準クロックに対して応答クロックが返送されるまでの
時間を測定しその時間差を矯正して互いに対応する変化
タイミングが一定時間内に規制された、基準クロックと
等価な矯正基準クロック及び応答クロックと等価な矯正
応答クロックを発生するタイミング矯正部と、 上記タイミング矯正部で発生される矯正基準クロックと
矯正応答クロックをそれぞれ別に旧教し各々のバ1数値
を対で出力するg4数部と、上記一対の計数値を対応す
るビット間で任意のビット数について比較照合し、その
一致・不一致をデータの転送周期で逐次判定して不一致
が生じた場合に異常信号を発生する比較照合判定部とを
有することを特徴とするデータ記録装置のデータ転送異
常検出器でおる。
[実施例] 以下、本発明の一実施例を図により説明する。
第1図(a)において、本発明のデータ転送異常検出器
2は基準クロック12に対して応答クロック13が返送
されるまでの時間を測定しその時間差を矯正して互いに
対応する変化タイミングが一定時間内に規制された、基
準クロック12と等価な矯正基準クロック31と、応答
クロック13と等価な矯正応答クロック32とを発生す
るタイミング矯正部3と、 タイミング矯正部3で発生される矯正基準クロック31
と矯正応答クロック32をそれぞれ別に計数し各々の計
数値を対で出力する計数部4と、上記一対の計数値を対
応するビット間で任意のビット数について比較照合しそ
の一致・不一致を、データの転送周期で逐次判定して不
一致が生じた場合に異常像@16を発生する比較照合判
定部5で構成される。
第1図(a)、 (b)においで、タイミング矯正部3
は基準クロック12に対して応答クロック13が返送さ
れてくるまでの遅延時間を測定しその時間差を矯正して
互いの対応する変化タイミングを一定時間内に規制され
た基準クロック12と等価な矯正基準クロック31およ
び応答クロック13と等価な矯正応答クロック32を発
生する。
計数部4は制御信号15の指定に従い矯正基準クロック
31および矯正応答クロック32を各々別に計数し、矯
正基準クロック31の計数値41および矯正応答クロッ
ク32の計数値42を比較照合判定部5へ出力する。ま
た制御信号15の指定でその計数値を初期化lる。
矯正基準クロック31と矯正応答クロック32はほぼ同
タイミングで変化するように矯正されており、S1数部
4の出力する一対の旧教値41と計数値42も同じタイ
ミングで変化する。比較照合判定部5はit数値41と
計数値42を矯正基準クロック31に同期したタイミン
グで逐次比較照合し不一致を検出するとただちに異常像
@16をアクティブにしデータ転送制御部1へ報告する
。またタイミング矯正部3において、基準クロック12
に対する応答クロック13の遅れがタイミング矯正部3
の能力を越えた場合や全く応答クロック13の返送が無
かった場合に無応答異常信号33を発生して警告する。
比較照合判定部5は計数値41.42の不一致による異
常に加え無応答異常像@33を受けた場合も異常像@1
6をアクティブにしてデータ転送制御部1へ報告する。
第4図はタイミング矯正部3の一実施例を示す。
本実施例では基準クロック12に対する応答クロック1
3の遅延時間を測定するのにデータ転送制御部が基準ク
ロック12のタイミングを制御する基としている基準ク
ロック12の4倍の周波数の制御用クロックである。制
御部@15bを時間ベースとして用いている。Dタイプ
F/F301〜306は制御信号15bで動作するシフ
トレジスタ回路で、基準クロック12をシフトする。基
準クロック12の周期をtcとしたときDタイプF/F
301〜306にはその番号順に基準クロック12に対
し1/4fcずつ遅れを増した遅延基準クロックが出力
される。アンドゲート315〜319は基準クロック1
2の発送開始点を起点として11/d tc間を1/4
tcに分割してアンドゲート315〜319の番号順に
1/dtC幅のウィンドを開く。これらアンドゲート3
15〜319の出力はDタイプF/F308〜312の
D入力となる。基準クロック12に対し応答クロック1
3が返送されてきたとき、DタイプF/F307は応答
クロック13が到達と同時にセットし、転送終了までそ
の状態を保持する。DタイプF/F307の出力の立ら
上がりは応答クロック13の到達点を示しその出力をD
タイプF/F308〜312のC入力にして前述のアン
ドゲート315〜319で設定されたウィンドの状態を
取り込む。したがって、応答クロック13が到達したと
きDタイプF/F30a〜312のうちでD入力のウィ
ンドが開かれていたF/F 、すなわち基準クロック1
2に対する応答クロック13の遅れに対応したF/Fが
セットされる。DタイプF/F308〜312のいずれ
かがセットされると、アンドゲート320〜324およ
びオアゲート325でそのセットされたF/Fすなわち
応答クロックの遅れに応じた遅延クロックを前述のDタ
イプF/F301〜306の出力から選択して矯正基準
クロック31として出力する。この矯正基準クロック3
1はタイミング矯正部を構成する回路素子の動作バラツ
キを吸収するため、応答クロック13に対し1/4tc
〜1/2tC遅れた遅延基準クロックが選ばれる。した
がって、その差を縮めるためデイレーライン314で応
答クロック13を遅らせ矯正応答クロック32とする。
3/8tc遅らせることにより対応する変化タイミング
のずれが±1/8tCmaXに納まった矯正基準クロッ
ク31と矯正応答クロック32を(写ることができる。
第5図に基準クロック12に対し1/2tC〜3/8t
cの範囲内の遅れで応答クロック13が返送されてさた
ときの動作例を示す。第4図の実施例の矯正能力は基準
クロック12に対する応答クロック13の遅れが117
4tcまででそれを越えたときは最後のウィンドが閉じ
るときにもDタイプF/F307がセラ1〜されてなく
最後のウィンドが閉じるタイミングでアンドゲート32
6の出力がアクティブとなってそのときの制御信号15
aでDタイプl”/F313がセットされる。その出力
を無応答異常信号33とする。34〜38はアンドゲー
ト32o〜323の出力信号を示す。第4図の実施例で
は矯正能力は11/4 tc遅れまでであるが同様の構
成でシフトレジスタの段数、ウィンドの数2選択ゲート
の数を増やすことで遅れに対する矯正能力を向上するこ
とができる。
また時間ベースとした制御信号15bのクロック周期を
短くすれば矯正精度を向上することができる。第6図は
計数部4および比較照合判定部5の一実施例である。計
数部4は一般的な4ビツトのバイナリカウンタ401お
よび402で構成し、バイナリカウンタ401は矯正基
準クロック31クロツク数を、またバイナリカウンタ4
02は矯正応答クロック32のクロック数をO〜15の
間で繰返し計数する。
本発明の構成では転送りロックの総数を比較する必要は
なく1ビツトだけでも異常検出は可能であるが、第6図
の実施例では余分な応答に対する検出不能条件(基準ク
ロック1個に対し応答クロックが計数周期×n+1個で
ある)の確率を実際上無くすため、下位2ビツトを比較
対象としバイナリカウンタ401の計数値旧の2°ビツ
ト41aと21ビツト41bおよびバイプリカウンタ4
02の計数値42の2 ビット42aと21ビツト42
bが比較照合判定部5へ送られる。また制御信号15a
が無効になると計数値は初期化され計数は行われない。
比較照合判定部5において2個のイタスクルーシブオア
グート501と502およびオアゲート503は2つの
計数値の2 ビット41aと20ビツト42bおよび2
 ビット41b゛と21ビツト42bの一致をみる論理
を構成し不一致が生じたとき不一致信号51がアクティ
ブになる。インバータ504とDタイプF/F505は
計数値が安定し不一致信@51が確定したタイミングで
取り込み波形整形した不一致異常信号52を作る。オア
ゲート506は不一致異常信号52と前述のタイミング
矯正部で発生する無応答異常信号33のいずれかでもア
クティブになれば異常信号16をアクティブにして前述
のデータ転送制御部1へ報告する。第7図(a)、 (
b)に本実施例において応答が不足した場合および余分
な応答があった場合の動作を示す。
[発明の効果] 以上説明したように本発明は基準クロックと応答クロッ
クを等価で同タイミングで変化するように矯正した矯正
基準クロックおよび矯正応答クロックを発生し、それら
を計数比較対象とし、また矯正基準クロックを比較タイ
ミングクロックとして使用することにより相手装置の処
理能カヤ転送距離で基準クロックに対する応答クロック
の返送までの遅れ時間が異っても、データ転送中にタイ
ミンクの不具合を生じたとき速やかに異常を検知できる
効果がある。
したがって、従来のように異常発生から検知までに大き
な時間遅れがなく異常発生後の無駄なデータ転送を省く
ことができる効果がある。
また計数値の比較対象ビットが同数ビットの場合は検出
不能になる確率を極めて低くすることができる効果があ
る。
【図面の簡単な説明】
第1図(a)は本発明の構成を示す機能ブロック図、第
1図(b)は動作タイミングチャート図、第2図(a)
、 (b)はハーフインクロック方式のデータ転送タイ
ミングの説明図、第3図(a)は従来のデータ転送異常
検出器の機能ブロック図、第3図(b)、(C)は動作
タイミングチャート図、第4図は本発明のデータ転送異
常検出器のタイミング矯正部の一実施例を示すブロック
図、第5図は第4図のタイミング矯正部の動作例のタイ
ミングチr −ト図、第6図は本発明のデータ転送異常
検出器の計数部および比較照合判定部の一実施例を示す
ブを検知したときの動作タイミングチャート図であ二る
。 301〜313.505・・・Dタイプフリップフロッ
プ314・・・デイレーライン 315〜324・・・3人カアンドゲート325・・・
5人力オアゲート 326・・・アンドゲート 401、402・・・4ビツトバイナリカウンタ501
、502・・・イタスクルーシブオアグート503、5
06・・・オアゲート 504・・・インバータ

Claims (1)

    【特許請求の範囲】
  1. (1)他装置との間のデータ転送をハーフインタロック
    方式で行い、その転送タイミングを支配する側にあつて
    、データ転送の基準となる一定周期の基準クロックを発
    送し、それに呼応して返送される同周期の応答クロック
    を受けてデータ転送を制御する装置のデータ転送制御部
    に付加し、データ転送制御部からの制御信号で動作する
    データ転送異常検出器において、 基準クロックに対して応答クロックが返送されるまでの
    時間を測定しその時間差を矯正して互いに対応する変化
    タイミングが一定時間内に規制された、基準クロックと
    等価な矯正基準クロック及び応答クロックと等価な矯正
    応答クロックを発生するタイミング矯正部と、 上記タイミング矯正部で発生される矯正基準クロックと
    矯正応答クロックをそれぞれ別に計数し各々の計数値を
    対で出力する計数部と、 上記一対の計数値を対応するビット間で任意のビット数
    について比較照合し、その一致・不一致をデータの転送
    周期で逐次判定して不一致が生じた場合に異常信号を発
    生する比較照合判定部とを有することを特徴とするデー
    タ記録装置のデータ転送異常検出器。
JP62158249A 1987-06-25 1987-06-25 Data transfer abnormality detector for data recorder Pending JPS642157A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62158249A JPS642157A (en) 1987-06-25 1987-06-25 Data transfer abnormality detector for data recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62158249A JPS642157A (en) 1987-06-25 1987-06-25 Data transfer abnormality detector for data recorder

Publications (2)

Publication Number Publication Date
JPH012157A true JPH012157A (ja) 1989-01-06
JPS642157A JPS642157A (en) 1989-01-06

Family

ID=15667508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62158249A Pending JPS642157A (en) 1987-06-25 1987-06-25 Data transfer abnormality detector for data recorder

Country Status (1)

Country Link
JP (1) JPS642157A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH038086A (ja) * 1989-06-06 1991-01-16 Pioneer Electron Corp 静止画信号再生装置
JP2000090590A (ja) 1998-09-11 2000-03-31 Alps Electric Co Ltd 光ディスク装置
WO2001089439A1 (en) 2000-05-23 2001-11-29 Toyo Eizai Kabushiki Kaisha Ultra-thin absorbing sheet body, disposable absorbent article provided with ultra-thin absorbing sheet body and production device for ultra-thin absorbing sheet body

Similar Documents

Publication Publication Date Title
JPH01205237A (ja) 同期機能不全検出
JP2000517441A (ja) 2つの機能的に並列接続されたプロセッサの作動装置
JPH0553945A (ja) 車両内シリアルデータ通信方式
JP3629825B2 (ja) ディジタルリレーのサンプリング同期監視方式
JPS5831525B2 (ja) A−d ヘンカンキニオケルヨミトリソクドイジヨウケンシユツホウシキ
JP3282114B2 (ja) クロックチューニング方式
JPH0750467B2 (ja) ワンチップマイクロコンピュータ
JPH0348718Y2 (ja)
JPS63275074A (ja) デ−タ記録装置のデ−タ転送異常検出器
US20060097756A1 (en) Duty distortion detector
JPH10107775A (ja) 伝送エラー監視装置
JPH0420138A (ja) シリアルデータ伝送システム
SU1239857A1 (ru) Счетное устройство с контролем
JPH01271809A (ja) 制御パルス信号の入力異常検出装置
JPS606143B2 (ja) 入力デ−タ状変検出回路
JPS6111771Y2 (ja)
JPS5827247A (ja) 論理装置
JPH04101615A (ja) ディジタル形保護継電装置
JPS5848149A (ja) マルチプロセッシングシステムの異常検知方式
JPS5856139B2 (ja) エラ−検出方式
JPS6340509B2 (ja)
JPH06152700A (ja) フレーム長監視回路
JPH0587522A (ja) 信号検出装置
JPH0392016A (ja) パリティ回路
JPS63126041A (ja) 信号入力装置