JPH01272247A - パケットデータ生成装置 - Google Patents
パケットデータ生成装置Info
- Publication number
- JPH01272247A JPH01272247A JP63099350A JP9935088A JPH01272247A JP H01272247 A JPH01272247 A JP H01272247A JP 63099350 A JP63099350 A JP 63099350A JP 9935088 A JP9935088 A JP 9935088A JP H01272247 A JPH01272247 A JP H01272247A
- Authority
- JP
- Japan
- Prior art keywords
- packet data
- data
- storage means
- pcm
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 46
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 8
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/28—Arrangements for simultaneous broadcast of plural pieces of information
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、高速ＰＣＭデータ伝送に係り、特にＰＣＭ
データ伝送速度に依存することなく、又、伝送データを
中断することなく、ＰＣＭデータに付加入力するアドレ
ス等の完結したパケットデータの内容を書き変えるのに
好適なパケットデータ生成装置に関する。
データ伝送速度に依存することなく、又、伝送データを
中断することなく、ＰＣＭデータに付加入力するアドレ
ス等の完結したパケットデータの内容を書き変えるのに
好適なパケットデータ生成装置に関する。
（ロ）従来技術
従来より、高速伝送を行っているＰＣＭ伝送回路の伝送
データに付加入力として情報量が完結したパケットデー
タを繰り返し入力するようにしたパケットデータ生成装
置としては、例えば、第２図に示すようにメインデータ
送信回路２ｏのデータにパケットデータ生成回路２１で
生成されたパケットデータとをＰＣＭ多重化回路２２で
多重化しＰＣＭ伝送回路２３に送出するようにしたパケ
ットデータ生成装置が提供されていた。
データに付加入力として情報量が完結したパケットデー
タを繰り返し入力するようにしたパケットデータ生成装
置としては、例えば、第２図に示すようにメインデータ
送信回路２ｏのデータにパケットデータ生成回路２１で
生成されたパケットデータとをＰＣＭ多重化回路２２で
多重化しＰＣＭ伝送回路２３に送出するようにしたパケ
ットデータ生成装置が提供されていた。
（ハ）発明が解決しようとする開運点
しかし、上記した従来のものにおいては、ＰＣＭ多重化
回路２２にパケットデータ生成回路２１が直結している
ためにパケットデータの内容を変更するにはＰＣＭデー
タ伝送速度に合わせた書き変え速度が必要であるという
欠点があった。
回路２２にパケットデータ生成回路２１が直結している
ためにパケットデータの内容を変更するにはＰＣＭデー
タ伝送速度に合わせた書き変え速度が必要であるという
欠点があった。
この発明は上記した点に鑑みてなされたものであり、そ
の目的とするところは、ＰＣＭデータ伝送速度に依存せ
ずに、かつ、伝送データを中断することなしに完結した
パケットデータの書き変えを可能にしたパケットデータ
生成装置を提供することにある。
の目的とするところは、ＰＣＭデータ伝送速度に依存せ
ずに、かつ、伝送データを中断することなしに完結した
パケットデータの書き変えを可能にしたパケットデータ
生成装置を提供することにある。
（ニ）問題を解決するための手段
この発明のパケットデータ生成装置は、高速伝送を行っ
ているＰＣＭ伝送回路の伝送データに付加入力として情
報量が完結したパケットデータをくりかえし入力する装
置において、 前記パケットデータ生成回路の出力データを記憶する２
つの記憶手段と前記ＰＣＭ伝送回路の同期信号に同期し
てアドレスをカウントするアドレスカウンタと前記２つ
の記憶手段の接続状態を変えるマルチプレクサと前記ア
ドレスカウンタの出力信号に基づき前記マルチプレクサ
に切換信号を出力するための同期回路とで構成したもの
である。
ているＰＣＭ伝送回路の伝送データに付加入力として情
報量が完結したパケットデータをくりかえし入力する装
置において、 前記パケットデータ生成回路の出力データを記憶する２
つの記憶手段と前記ＰＣＭ伝送回路の同期信号に同期し
てアドレスをカウントするアドレスカウンタと前記２つ
の記憶手段の接続状態を変えるマルチプレクサと前記ア
ドレスカウンタの出力信号に基づき前記マルチプレクサ
に切換信号を出力するための同期回路とで構成したもの
である。
（ホ）作用
この発明によれば、高速伝送を行りているＰＣＭ伝送回
路の伝送データに付加入力として情報量が完結したパケ
ットデータをくりかえし入力する装置において、 パケットデータ生成回路の出力データを記憶する２つの
記憶手段とＰＣＭ伝送回路の同期信号に同期してアドレ
スをカウントするアドレスカウンタと前記２つの記憶手
段の接続状態を変えるマルチプレクサとアドレスカウン
タの出力信号に基づきマルチプレクサに切換信号を出力
するための同期回路とで構成し、上記２つの記憶手段の
うち一方の記憶手段を読み出し用にすると共に他方の記
憶手段を書き込み用にし、上記２つの記憶手段の読み出
し動作と書き込み動作とを前記アドレスカウンタに同期
させて相互に交換可能にしたものである。
路の伝送データに付加入力として情報量が完結したパケ
ットデータをくりかえし入力する装置において、 パケットデータ生成回路の出力データを記憶する２つの
記憶手段とＰＣＭ伝送回路の同期信号に同期してアドレ
スをカウントするアドレスカウンタと前記２つの記憶手
段の接続状態を変えるマルチプレクサとアドレスカウン
タの出力信号に基づきマルチプレクサに切換信号を出力
するための同期回路とで構成し、上記２つの記憶手段の
うち一方の記憶手段を読み出し用にすると共に他方の記
憶手段を書き込み用にし、上記２つの記憶手段の読み出
し動作と書き込み動作とを前記アドレスカウンタに同期
させて相互に交換可能にしたものである。
従って、パケットデータを変更する場合には、あらかじ
め一方の記憶手段に書き込めばよい。
め一方の記憶手段に書き込めばよい。
このため、ＰＣＭデータ伝送速度に依存せずに、かつ、
伝送データを中断することなしに完結したパケットデー
タの書き変えができる。
伝送データを中断することなしに完結したパケットデー
タの書き変えができる。
（へ）実施例
この発明に係るパケットデータ生成装置の実施例を第１
図のブロック図に基づき説明する。
図のブロック図に基づき説明する。
図中、１は完結パケットデータ（以下、パケットデータ
という）生成用のマイクロコンピュータ（以下、ｃｐｕ
という）、２はｃｐｕｉで生成されたパケットデータを
記憶させるための第１の記憶手段であるＲＡＭ、３はＲ
ＡＭ２と同様にＣＰＵＩで生成されたパケットデータを
記憶させるための第２の記憶手段であるＲＡＭ、４はメ
インデータを送信するためのメインデータ送信回路、５
はメインデータとＲＡＭ２またはＲＡＭ３のパケットデ
ータとを多重化するためのＰＣＭ多重化回路、５ａはＰ
ＣＭ多重化回路５の出力であるＰＣＭ伝送路、６はＰＣ
Ｍデータ伝送速度でＲＡＭ２またはＲＡＭ３のパケット
データを読み出すためのアドレスカウンタ、７はアドレ
スカウンタ６の指示に基づきマルチプレクサに切換信号
を出力する同期回路、８はＲＡＭ２またはＲＡＭ３のア
ドレスバス切換用のマルチプレクサ、９はＲＡＭ２また
はＲＡＭ３のデータバス切換用のマルチプレクサである
。
という）生成用のマイクロコンピュータ（以下、ｃｐｕ
という）、２はｃｐｕｉで生成されたパケットデータを
記憶させるための第１の記憶手段であるＲＡＭ、３はＲ
ＡＭ２と同様にＣＰＵＩで生成されたパケットデータを
記憶させるための第２の記憶手段であるＲＡＭ、４はメ
インデータを送信するためのメインデータ送信回路、５
はメインデータとＲＡＭ２またはＲＡＭ３のパケットデ
ータとを多重化するためのＰＣＭ多重化回路、５ａはＰ
ＣＭ多重化回路５の出力であるＰＣＭ伝送路、６はＰＣ
Ｍデータ伝送速度でＲＡＭ２またはＲＡＭ３のパケット
データを読み出すためのアドレスカウンタ、７はアドレ
スカウンタ６の指示に基づきマルチプレクサに切換信号
を出力する同期回路、８はＲＡＭ２またはＲＡＭ３のア
ドレスバス切換用のマルチプレクサ、９はＲＡＭ２また
はＲＡＭ３のデータバス切換用のマルチプレクサである
。
そして、ｃｐｕｔとマルチプレクサ８とはアドレスバス
ＡＤＩで結合され、マルチプレクサ８とアドレスカウン
タ６とはアドレスバスＡＤ２で結合され、更に、マルチ
プレクサ８とＲＡＭ２及びＲＡＭ３とはそれぞれアドレ
スバスＡＤ３及びＡＤ４で結合されている。
ＡＤＩで結合され、マルチプレクサ８とアドレスカウン
タ６とはアドレスバスＡＤ２で結合され、更に、マルチ
プレクサ８とＲＡＭ２及びＲＡＭ３とはそれぞれアドレ
スバスＡＤ３及びＡＤ４で結合されている。
また、ＣＰＵＩとマルチプレクサ９とはデータバスＤＢ
Ｉで結合され、マルチプレクサ９とＰＣＭ多重化回路５
とはＤＢ２で結合され、更に、マルチプレクサ９とＲＡ
Ｍ２及びＲＡＭ３とはそれぞれデータバスＤＢ３及びＤ
Ｂ４とで結合されている。
Ｉで結合され、マルチプレクサ９とＰＣＭ多重化回路５
とはＤＢ２で結合され、更に、マルチプレクサ９とＲＡ
Ｍ２及びＲＡＭ３とはそれぞれデータバスＤＢ３及びＤ
Ｂ４とで結合されている。
そして、アドレスカウンタ６はＰＣＭ多重化回路５の同
期信号に同期してＲＡＭ２またはＲＡＭ３のアドレスを
カウントすると共に、アドレスカウンタ６に同期して、
同期回路７の出力である切換信号Ｓに基づきマルチプレ
クサ８とマルチプレクサ９とがＲＡＭ２またはＲＡＭ３
を切換えするように同期回路７を制御している。
期信号に同期してＲＡＭ２またはＲＡＭ３のアドレスを
カウントすると共に、アドレスカウンタ６に同期して、
同期回路７の出力である切換信号Ｓに基づきマルチプレ
クサ８とマルチプレクサ９とがＲＡＭ２またはＲＡＭ３
を切換えするように同期回路７を制御している。
そして、メインデータ送信回路４の出力であるメインデ
ータとマルチプレクサ９で選択されたＲＡＭ２またはＲ
ＡＭ３のパケットデータとはＰＣＭ多重化回路５に加え
られ、ＰＣＭ多重化された出力はＰＣＭ伝送路５ａに出
力される。
ータとマルチプレクサ９で選択されたＲＡＭ２またはＲ
ＡＭ３のパケットデータとはＰＣＭ多重化回路５に加え
られ、ＰＣＭ多重化された出力はＰＣＭ伝送路５ａに出
力される。
このように構成されたパケットデータ生成装置において
、電源投入時の初期状態においては、アドレスバスＡＤ
ＩとＡＣ３、及び、アドレスバスＡＤ２とＡＣ４とはマ
ルチプレクサ８を介して接続しており、また、データバ
スＤＢＩとＤＢ３、及び、データバスＤＢ２とＤＢ４と
はマルチプレクサ９を介して接続している。この状態で
はＣＰＵＩとＲＡＭ２とはアドレスバスＡＤＩ及びＡＣ
３とで、また、データバスはデータバスＤＢＩとＤＢ３
とで結合されているので、ＰＣＭ多重化回路５へ繰り返
し入力されるパケットデータをＣＰＵＩによって生成し
、パケットデータのフォーマットに従って、ＲＡＭ２へ
ＣＰＵＩの伝送速度で書き込み、書き込みが完了すれば
書き込みが終わったことを同期回路７へ知らせる。
、電源投入時の初期状態においては、アドレスバスＡＤ
ＩとＡＣ３、及び、アドレスバスＡＤ２とＡＣ４とはマ
ルチプレクサ８を介して接続しており、また、データバ
スＤＢＩとＤＢ３、及び、データバスＤＢ２とＤＢ４と
はマルチプレクサ９を介して接続している。この状態で
はＣＰＵＩとＲＡＭ２とはアドレスバスＡＤＩ及びＡＣ
３とで、また、データバスはデータバスＤＢＩとＤＢ３
とで結合されているので、ＰＣＭ多重化回路５へ繰り返
し入力されるパケットデータをＣＰＵＩによって生成し
、パケットデータのフォーマットに従って、ＲＡＭ２へ
ＣＰＵＩの伝送速度で書き込み、書き込みが完了すれば
書き込みが終わったことを同期回路７へ知らせる。
書き込みが完了するとＣＰＵＩとＲＡＭ２とは接続が解
除されて、逆に、アドレスバスＡＤ３とＡＣ３が接続し
、データバスＤＢ３とＤＢ２とが接続するので、ＲＡＭ
２からのパケットデータとメインデータとはＰＣＭ多重
化回路５で多重化されてＰＣＭ伝送路５ａに送出される
。
除されて、逆に、アドレスバスＡＤ３とＡＣ３が接続し
、データバスＤＢ３とＤＢ２とが接続するので、ＲＡＭ
２からのパケットデータとメインデータとはＰＣＭ多重
化回路５で多重化されてＰＣＭ伝送路５ａに送出される
。
パケットデータを書き変えない限り、
ＲＡＭ２からのパケットデータは繰り返しＰＣＭ伝送路
５ａに出力される。
５ａに出力される。
この状態でデータバスＤＢ２のパケットデータを変更す
る場合は次の様に行われる。
る場合は次の様に行われる。
今、ＣＰＵＩとＲＡＭ３とが接続された状態にあるので
、次のパケットデータをＣＰＵＩでＲＡＭ３へ書き込み
、書き込み終了後にアドレスカウンタ６のタイミングに
基づきマルチプレクサ８とマルチプレクサ９との接続を
変える。従って、ＲＡＭ３からのデータがデータバスＤ
Ｂ２に読み出されて変更されたパケットデータがＰＣＭ
多重化回路５を介してＰＣＭ伝送路５ａに出力される。
、次のパケットデータをＣＰＵＩでＲＡＭ３へ書き込み
、書き込み終了後にアドレスカウンタ６のタイミングに
基づきマルチプレクサ８とマルチプレクサ９との接続を
変える。従って、ＲＡＭ３からのデータがデータバスＤ
Ｂ２に読み出されて変更されたパケットデータがＰＣＭ
多重化回路５を介してＰＣＭ伝送路５ａに出力される。
このように、この発明によるパケットデータ生成回路に
よれば、同一時間において、メモリの書き込みと読み出
し動作を独立して行うことが出来るので、メモリのデー
タ人出力速度は等しい必要はなく、独立したそれぞれの
速度で伝送できるのでメモリのデータ読み出しは、書き
込み速度に依存しない高速読み出しが出来る。
よれば、同一時間において、メモリの書き込みと読み出
し動作を独立して行うことが出来るので、メモリのデー
タ人出力速度は等しい必要はなく、独立したそれぞれの
速度で伝送できるのでメモリのデータ読み出しは、書き
込み速度に依存しない高速読み出しが出来る。
更に、上記した高速データ伝送において、メモリをＰＣ
Ｍ伝送路に同期させて切りかえることでＰＣＭ伝送路の
パケットデータはとぎれることなく変更することが可能
である。
Ｍ伝送路に同期させて切りかえることでＰＣＭ伝送路の
パケットデータはとぎれることなく変更することが可能
である。
また、この実施例では、記憶手段としてＲＡＭを用いた
が、磁気記録媒体を用いて構成することもできる。
が、磁気記録媒体を用いて構成することもできる。
（ト）発明の効果
この発明によるパケットデータ生成装置によれば、上述
のように構成したのでパケットデータを変更する場合に
は、あらかじめ一方の記憶手段に古き込むことができる
。
のように構成したのでパケットデータを変更する場合に
は、あらかじめ一方の記憶手段に古き込むことができる
。
従って、ＰＣＭデータ伝送速度に依存せずに、かつ、伝
送データを中断す°ることなしに完結したパケットデー
タの書き変えができる。
送データを中断す°ることなしに完結したパケットデー
タの書き変えができる。
第１図はこの発明に係るパケットデータ生成装置のブロ
ック図、第２図は従来の実施例を示すブロック図である
。 主な図番の説明 にマイクロコンピュータ（ｃｐｕ） ２．３＋ＲＡＭ ４：メインデータ送信回路 ５ ： ＰＣＭ多重化回路 ５ａ：ＰＣＭ伝送路６：
アドレスカウンタ ７：同期回路 ８．９：マルチプレクサ 特許出願人 株式会社ケンウット
ック図、第２図は従来の実施例を示すブロック図である
。 主な図番の説明 にマイクロコンピュータ（ｃｐｕ） ２．３＋ＲＡＭ ４：メインデータ送信回路 ５ ： ＰＣＭ多重化回路 ５ａ：ＰＣＭ伝送路６：
アドレスカウンタ ７：同期回路 ８．９：マルチプレクサ 特許出願人 株式会社ケンウット
Claims (1)
- 【特許請求の範囲】 高速伝送を行っているＰＣＭ伝送回路の伝送データに付
加入力として情報量が、完結したパケットデータをくり
かえし入力する装置において、 前記パケットデータ生成回路の出力データを記憶する２
つの記憶手段と前記ＰＣＭ伝送回路の同期信号に同期し
てアドレスをカウントするアドレスカウンタと前記２つ
の記憶手段の接続状態を変えるマルチプレクサと前記ア
ドレスカウンタの出力信号に基づき前記マルチプレクサ
に切換信号を出力するための同期回路とで構成したこと
を特徴とするパケットデータ生成装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9935088A JP2643978B2 (ja) | 1988-04-23 | 1988-04-23 | パケットデータ生成装置 |
| US07/340,811 US5010549A (en) | 1988-04-23 | 1989-04-20 | Packet data generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9935088A JP2643978B2 (ja) | 1988-04-23 | 1988-04-23 | パケットデータ生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01272247A true JPH01272247A (ja) | 1989-10-31 |
| JP2643978B2 JP2643978B2 (ja) | 1997-08-25 |
Family
ID=14245164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9935088A Expired - Lifetime JP2643978B2 (ja) | 1988-04-23 | 1988-04-23 | パケットデータ生成装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5010549A (ja) |
| JP (1) | JP2643978B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5325361A (en) * | 1992-12-01 | 1994-06-28 | Legent Corporation | System and method for multiplexing data transmissions |
| WO1995007579A1 (en) * | 1993-09-10 | 1995-03-16 | Rca Thomson Licensing Corporation | Real-time audio packet layer encoder |
| FI98587C (fi) * | 1995-07-06 | 1997-07-10 | Nokia Telecommunications Oy | Järjestelmä pakettiverkon yhdistämiseksi digitaaliseen radioverkkoon |
| FI99064C (fi) * | 1995-11-07 | 1997-09-25 | Nokia Oy Ab | Audiosiirto digitaalisessa yleisradiojärjestelmässä |
| ES2130956B1 (es) * | 1996-08-16 | 2000-02-16 | Telefonica Sa | Dispositivo para la conmutacion de paquetes y canales de tramas de modulacion por impulsos codificados |
| JP2001127719A (ja) * | 1999-10-28 | 2001-05-11 | Matsushita Electric Ind Co Ltd | 放送装置および受信装置 |
| US7562146B2 (en) * | 2003-10-10 | 2009-07-14 | Citrix Systems, Inc. | Encapsulating protocol for session persistence and reliability |
| US20050198379A1 (en) * | 2001-06-13 | 2005-09-08 | Citrix Systems, Inc. | Automatically reconnecting a client across reliable and persistent communication sessions |
| US7984157B2 (en) * | 2002-02-26 | 2011-07-19 | Citrix Systems, Inc. | Persistent and reliable session securely traversing network components using an encapsulating protocol |
| US7661129B2 (en) * | 2002-02-26 | 2010-02-09 | Citrix Systems, Inc. | Secure traversal of network components |
| US7706266B2 (en) * | 2007-03-12 | 2010-04-27 | Citrix Systems, Inc. | Systems and methods of providing proxy-based quality of service |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5247862A (en) * | 1975-10-15 | 1977-04-16 | Meihou Kougiyou Kk | Method of producing synthetic resin pot |
| JPS61156953A (ja) * | 1984-12-27 | 1986-07-16 | Toshiba Corp | 受信バツフア制御方式 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5847741B2 (ja) * | 1978-03-29 | 1983-10-24 | 日本電信電話株式会社 | パタ−ン発生器 |
| US4379947A (en) * | 1979-02-02 | 1983-04-12 | Teleprompter Corporation | System for transmitting data simultaneously with audio |
| US4569041A (en) * | 1983-03-17 | 1986-02-04 | Nec Corporation | Integrated circuit/packet switching system |
| GB8329510D0 (en) * | 1983-11-04 | 1983-12-07 | Inmos Ltd | Computer apparatus |
| US4873684A (en) * | 1985-05-29 | 1989-10-10 | Trio Kabushiki Kaisha | Method and apparatus for multiplexing of input signals having differing frequencies and demultiplexing same |
| US4665514A (en) * | 1985-08-02 | 1987-05-12 | American Telephone And Telegraph Company, At&T Bell Laboratories | Integrated voice/data network |
| US4875196A (en) * | 1987-09-08 | 1989-10-17 | Sharp Microelectronic Technology, Inc. | Method of operating data buffer apparatus |
| JPH0752867B2 (ja) * | 1987-10-02 | 1995-06-05 | 株式会社ケンウッド | 多チヤンネルｐｃｍ音楽放送システム |
| JPH01221943A (ja) * | 1988-02-29 | 1989-09-05 | Kenwood Corp | アドレッサブルｐｃｍ音楽放送受信機 |
| US4939722A (en) * | 1989-03-06 | 1990-07-03 | Universal Data Systems, Inc. | Time division multiplexer having data rate and number of channels flexibility |
-
1988
- 1988-04-23 JP JP9935088A patent/JP2643978B2/ja not_active Expired - Lifetime
-
1989
- 1989-04-20 US US07/340,811 patent/US5010549A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5247862A (en) * | 1975-10-15 | 1977-04-16 | Meihou Kougiyou Kk | Method of producing synthetic resin pot |
| JPS61156953A (ja) * | 1984-12-27 | 1986-07-16 | Toshiba Corp | 受信バツフア制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5010549A (en) | 1991-04-23 |
| JP2643978B2 (ja) | 1997-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61500085A (ja) | 種々の大きさのメモリをアドレスする多重化アドレスインタ−フエイス | |
| JPH01272247A (ja) | パケットデータ生成装置 | |
| JPH0297152A (ja) | 時間スイッチ回路 | |
| JPS59206972A (ja) | 共有メモリ | |
| JPH0485789A (ja) | メモリ装置 | |
| KR970009053A (ko) | Atm 스위치의 어드레스 생성 회로 | |
| JPS63233435A (ja) | 遅延処理方法及びその装置 | |
| JP2725700B2 (ja) | 時分割多元交換方式 | |
| JPH01119823A (ja) | 先入れ先出し記憶装置 | |
| JPH079280Y2 (ja) | スタック回路 | |
| JPH0746634A (ja) | 時分割スイッチ回路 | |
| JPS6243888A (ja) | デユアルポ−トメモリ | |
| JP2581144B2 (ja) | バス制御装置 | |
| JPS58101358A (ja) | メモリ制御方式 | |
| JPS6325717A (ja) | デ−タ転送回路 | |
| JPH01118287A (ja) | 記憶回路 | |
| JPS63146143A (ja) | 記憶装置の転送制御方式 | |
| JPH03269662A (ja) | 高速メモリアクセス方式 | |
| JPH0250721A (ja) | ダブルバッファ回路 | |
| JPS6180331A (ja) | 可変長デ−タ処理装置 | |
| JPH01262586A (ja) | デュアルポートメモリ用コントロール回路 | |
| JPS59133756A (ja) | 送信ラインスプリツトタイミング方式 | |
| JPH05227173A (ja) | 多重処理方式 | |
| JPS59206971A (ja) | 分散処理システム | |
| JPH0220133A (ja) | タイムスロット入換装置 |