JPH01274567A - 同期分離回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、特に、ＴＢＣ回路を構成する場合に用いて
好適な同期分離回路に関する。

〔発明の概要〕

この発明は、同期分離回路において、第１及び第２の同
期分離回路を設け、第１の同期分離回路の応答特性より
も第２の同期分離回路の応答特性を鋭くなし、第１の同
期分離回路で分離された同期信号からクランプパルスを
形成し、このクランプパルスを第２の同期分離回路に供
給し、第２の同期分離回路の出力から同期信号を得るよ
うにすることにより、ノイズによる誤動作を防止すると
ともに、精度の高い同期信号を得られるようにしたもの
である。

〔従来の技術〕

近年、フィールドメモリを備えたＶＴＲが普及しつつあ
る。フィールドメモリをＶＴＲに備えることで、ノイズ
レス変速再生を行うことが可能になる。また、このよう
なフィールドメモリを用いることで、ＴＢＣ（タイムベ
ースコレクタ）回路を構成したり、ノイズリデューサを
構成したりすることが可能となる。更に、フィールドメ
モリを用いることで、ピクチャーインピクチャー等の特
殊再生を行える。

例えばフィールドメモリを用いてＴＢＣを構成する場合
、ＶＴＲに備えられたフィールドメモリに対するアドレ
スは、水平及び垂直同期信号と、サンプリングクロック
により進められる。すなわち、フィールドメモリに対す
る水平方向の書き込みアドレスは、サンプリングクロッ
クにより進められ、その垂直方向の書き込みアドレスは
、水平同期信号により進められるとともに、水平同期信
号により水平方向のアドレスがリセットされる。

このように、フィールドメモリを備えたＶＴＲには、フ
ィールドメモリのアドレスを制御するための同期信号が
必要である。ビデオ信号から同期信号を得るための同期
分離回路は、従来、ビデオ信号の例えばシンクチップレ
ベルを所定のクランプレベルになるようにクランプし、
これを所定のスライスレベルでスライスする構成とされ
ている。

ところが、このような従来の同期分離回路では、ノイズ
による誤動作やレベル変動によりタイミングのずれが生
じる可能性がある。フィールドメモリのアドレス制御す
るためには、同期信号の検出に高い精度が要求され、同
期信号の誤検出は許容されない。このため、このような
従来の同期分離回路を用いるのは適当でない、なぜなら
、同期信号が誤検出されると、水平方向のアドレスがリ
セットされてしまったり、垂直方向のアドレスが誤って
進められてしまうからである。

つまり、従来の同期分離回路においては、同期分離回路
を構成するクランプ回路の応答性が遅いと、レベルの変
動の影響を受は易く、信号レベルに対するスライスレベ
ルが変動し、高い精度で同期信号を検出できない、クラ
ンプ回路の応答を速くすると、シンクチップレベルより
低くまで垂れ下がるノイズがクランプされてしまい、同
期信号が抜けなくなってしまう可能性がある。

そこで、フィールドメモリのアドレス制御するための同
期分離回路として、ノイズやレベル変動の影響を受けに
くい構成のものが提案されている。

このような同期分離回路は、同期信号の誤検出を防止す
るために、論理回路が組み入れられている。

すなわち、同期信号の間隔を計測し、所定間隔で検出さ
れる信号だけを同期信号として扱い、所定時間から外れ
て検出された信号は、ノイズとして処理′するようにし
ている。

〔発明が解決しようとする課題〕

ところが、上述のように同期信号の間隔を計測し、所定
間隔で検出される信号だけを同期信号として扱うような
構成の同期分離回路では、アナログ回路の他に、論理演
算を行うディジタル回路が必要になる。ビデオ信号を扱
うためには、このディジタル回路として、高速動作が可
能なものが必要になる。このため、消費電力が大きくな
るとともに、コストアップになる。また、回路規模の小
型化が困難である。

したがって、この発明の目的は、誤検出が防止できる同
期分離回路を提供するこ左にある。

この発明の他の目的は、Ｃ−ＭＯＳ）ランジスタで集積
化することが容易で、消費電力の低減、コストダウン、
回路規模の縮小がはかれる同期分離回路を提供すること
にある。

〔課題を解決するための手段〕

この発明は、第１及び第２の同期分離回路１及び２とか
らなり、 第１の同期分離回路１の応答特性よりも第２の同期分離
回路２の応答特性を鋭くなし、入力ビデオ信号を第１及
び第２の同期分離回路１及び２に供給し、 第１の同期分離回路１の出力からクランプパルスを形成
し、 クランプパルス１を第２の同期分離回路２に供給し、 第２の同期分離回路２の出力から同期信号を得るように
した同期分離回路である。

〔作用〕

応答性の遅いクランプ回路４を有する同期分離回路ｌと
、応答性の速いクランプ回路７を有する同期分離回路２
とが設けられている。応答性の遅いクランプ回路４では
、レベル変動が生じる。このため、この同期分離回路１
で分離された同期信号には、タイミングのずれが生じる
。しかしながら、この同期分離回路２の出力からは、ノ
イズ分を除去できる。

一方、応答性の速いクランプ回路７では、直流レベルを
一定にできるので、この同期分離回路２で分離された同
期信号には、タイミングのずれが生じない、そして、こ
のクランプ回路７に対するクランプパルスとして、同期
分離回路ｌの出力が用いられる。同期分離回路１の出力
中からは、ノイズ成分を除去できるので、同期分離回路
２では、ノイズによる誤動作が生じない。

〔実施例〕

この発明の一実施例について以下の順序に従って説明す
る。

ａ、一実施例の全体構成 り、一実施例の動作説明 Ｃ９同期分離回路１の具体構成 ｄ、クランプパルス発生回路６の具体構成ｅ、同期分離
回路２の具体構成 ｆ、ハーフＨキラー回路９の具体構成 ａ、一実施例の全体構成 第１図はこの発明の一実施例の構成を示すものである。

第１図において、１及び２は、同期分離回路である。入
力端子３からのビデオ信号が同期分離回路１に供給され
るとともに、同期分離回路２に供給される。

同期分離回路１は、クランプ回路４と、スライス回路５
とから構成される。クランプ回路４は、ビデオ信号の例
えばシンクチップ部分を所定のレベルｖｌｌにクランプ
するものである。このクランプ回路４の応答性は、同期
分陥凹Ｂ２のクランプ回路７の応答性に比べて遅いもの
とされている。

入力端子３からのビデオ信号は、クランプ回路４でクラ
ンプされた後、スライス回路５に供給される。スライス
回路５でクランプ回路４の出力が所定のスライスレベル
ｖｈでスライスされる。

スライス回路５の出力がクランプパルス発生回路６に供
給される。クランプパルス発生回路６は、同期分離回路
１から出力される信号のうち、所定の周期から外れて出
力されるノイズを除去するものである。クランプパルス
発生回路６で、ノイズ成分が除去され、同期信号のタイ
ミングに対応した信号が形成される。このクランプパル
ス発生回路６の出力が同期分離回路２のクランプ回路７
に対するクランプパルスとされる。

同期分離回路２は、クランプ回路７と、スライス回路８
とから構成される。入力端子３からのビデオ信号がクラ
ンプ回路７に供給される。クランプ回路７には、クラン
プパルス発生回路６からクランプパルスが供給される。

このクランプ回路７は、クランプパルス発生図Ｉａ６か
らのクランプパルスを用いて、ビデオ信号の例えばシン
クチップ部分が所定レベルｖｃになるようにクランプす
るものである。このクランプ回路７は、同期分離回路工
のクランプ回路４に比べて応答特性が速くされている。

クランプ回路７の出力がスライス回路８に供給される。

スライス回路８で、クランプ回路７の出力が所定のスラ
イスレベルｖ４でスライスされる。

スライス回路８の出力がハーフＨキラー回路９に供給さ
れる。ハーフＨキラー回路９で垂直パルス及び等化パル
スが除去されるとともに、ノイズ分が除去される。ハー
フＨキラー回路９の出力が出力端子１０から取り出され
、この出力から水平同期信号が得られる。

なお、クランプパルス発生回路６の後段にハーフＨキラ
ー回路を挿入するようにしても良い。

ｂ、一実施例の動作説明 第１図に示すこの発明の一実施例の動作について説明す
る。

第１図において、入力端子３に第２図Ａに示すようなビ
デオ信号が入力されたとする。このビデオ信号は、直流
レベルの変動が生じているとともに、このビデオ信号中
には、ヒゲ状のノイズＮ。

が含まれている。

このビデオ信号が同期分離回路１に供給されるとともに
、同期分離回路２に供給される。同期分離回路１のクラ
ンプ回路４で、第２図Ｂに示すように、このビデオ信号
のシンクチップ部分がクランプレベルｖ１になるように
クランプされる。ところが、このクランプ回路４の応答
性は遅いので、クランプ後のビデオ信号にも、第２図Ｂ
に示すように、直流分の変動がやや残っている。このク
ランプ回路４の、応答性が遅いことから、このクランプ
回路４は、ノイズＮ、に対して動作しない。このクラン
プ回路でクランプされたビデオ信号がスライスレベルｖ
、でスライスされる。これにより、スライス回路５から
は、第２図Ｃに示すような信号が出力される。

クランプ回路４の応答性が遅いので、ビデオ信号の直流
レベルに対するスライスレベルが変動する。このため、
このスライス回路５から出力される同期信号（第２図Ｃ
）のエツジのタイミングにずれが生じ、クランプパルス
発生回路４から出力される同期信号のパルス幅ｔ０は一
定しない。また、このスライス回路５の出力中には、ノ
イズＮ、による信号Ｎ、が含まれている。

クランプパルス発生回路６で、このスライス回路５の出
力中のノイズＮ１による信号Ｎ、が除去される。そして
、クランプパルス発生回路６から、第２図りに示す所定
のパルス幅１．のパルス信号が出力される。この第２図
りに示すパルス信号がクランプパルスとしてクランプ回
路７に供給される。

また、第２図Ａに示すようなビデオ信号が同期分離回路
２のクランプ回路７に供給される。クランプ回路７で、
第２図已に示すように、このビデオ信号がクランプパル
ス発生回路６からのクランプパルス（第２図Ｄ）により
、クランプされる。

クランプ回路７の応答性は速いので、第２図Ｅに示すよ
うに、このビデオ信号は、所定のクランプレベルｖｃに
クランプされる。なお、クランプパルス発生回路６で、
ノイズＮ、に対応する信号Ｎ２が除去されているので、
ノイズＮＩのタイミングでは、クランプ回路７にクラン
プパルスが供給されない、このため、クランプ回路７の
応答性が速くても、ノイズＮ、がクランプされることは
ない。

このクランプされたビデオ信号がスライス回路８で所定
のスライスレベルｖ４でスライスされる。

スライス回路８からは、第２図Ｆに示すような信号が出
力される。クランプ回路７の応答性は速いので、ビデオ
信号の直流レベルに対するスライスレベルは一定である
。このため、このスライス回路８から出力される同期信
号のエツジのタイミングは一定しており、同期信号のパ
ルス幅ｔ２は一定している。このスライス回路８の出力
中には、ノイズＮ、による信号Ｎ、が含まれている。

ハーフＨキラー回路９で、垂直パルス及び等化パルスが
除去されるとともに、第２図Ｇに示すように、ノイズＮ
１による信号Ｎ、が除去される。

出力端子ＩＯから水平同期信号が出力される。

Ｃ１同期分離回路１の具体構成 第３図は、同期分離回路１の具体構成を示すものである
。第３図において、クランプ回路４は、クランプコンデ
ンサ２１と、コンパレータ２２と、スイッチ回路２３と
から構成される。また、スライス回路５は、コンパレー
タ２４から構成される。

クランプコンデンサ２１の一端が入力端子２０に接続さ
れる。クランプコンデンサ２１の他端がスイッチ回路２
３の一端に接続されるとともに、コンパレータ２２の一
方の入力端子に接続される。

また、クランプコンデンサ２１の他端とスイッチ回路２
３の一端及びコンパレータ２２の一方の入力端子との接
続点がコンパレータ２４の一方の入力端子に接続される
。

電源端子２５と接地間に、抵抗２６、抵抗２７、抵抗２
８の直列接続が接続される。抵抗２７と抵抗２８の接続
点からクランプレベルＶ、が得られる。抵抗２６と抵抗
２７の接続点からスライスレベルＶ、が得られる。抵抗
２７と抵抗２８の接続点がコンパレータ２２の他方の入
力端子に接続されるとともに、スイッチ回路２３の他端
に接続される、抵抗２６と抵抗２７の接続点がコンパレ
ータ２４の他端に接続される。コンパレータ２４の出力
が出力端子２９から取り出される。

この同期分離回路１の動作について説明する。

スイッチ回路２３は、例えばハイレベルのスイッチ制御
信号でオンし、ローレベルのスイッチ制御信号でオフさ
れる。このスイッチ制御信号は、コンパレータ２２から
出力される。

入力端子２４にブランキング期間のビデオ信号が供給さ
れているときには、コンパレータ２２の出力がハイレベ
ルになり、スイッチ回路２３がオンする。このため、ク
ランプコンデンサ２１がスイッチ回路２３を介して抵抗
２７と抵抗２８の接続点から与えられる電圧により充電
され、クランプコンデンサ２１の電圧がクランプレベル
Ｖ、になる。

映像期間では、コンパレータ２２の出力がローレベルに
なるので、スイッチ回路４がオフする。

このため、クランプコンデンサ２１には、ブランキング
期間中に蓄えられた直流分が保存される。

映像期間中に入力端子２４から供給されるビデオ信号は
、クランプコンデンサ２１を介してコンパレータ２４の
一方の入力端子に供給される。クランプコンデンサ２１
には、ブランキング期間中に蓄えられた直流分が保存さ
れているので、直流レベルが一定に保たれる。このよう
にして、入力端子２４からのビデオ信号のシンクチンプ
レベルがクランプレベルＶ、になるように、クランプさ
れる。

このクランプされたビデオ信号は、コンパレータ２４の
一方の入力端子に供給される。コンパレータ２４の他方
の入力端子には、抵抗２６と抵抗２７の接続点からスラ
イスレベルＶ、が与えられる。クランプされたビデオ信
号中のスライスレベルＶ、以下の部分がコンパレータ２
４がら出力される。このコンパレータ２４の出力が出力
端子２９から取り出される。

この同期分離回路１は、コンパレータ２２．２４と、ス
イッチ回路２３とから構成される。演算増幅器が不要な
構成とされているので、この同期分離回路１は、Ｃ−Ｍ
ＯＳ　）ランジスタで集積回路化することが容易である
。

ｄ、クランプパルス発生回路６の具体構成第４図は、ク
ランプパルス発生回路６の具体構成を示すものである。

クランプパルス発生回路６は、第４図に示すように、モ
ノマルチ（単安定マルチパイプレーク）３１及び３２と
、ＡＮＤゲート３３とから構成される。すなわち、第４
図において、入力端子３４に同期分離回路１の出力信号
が供給される。この信号がＡＮＤゲート３３の一方の入
力端子に供給されるとともに、モノマルチ３１に供給さ
れる。モノマルチ３１の出力がモノマルチ３２に供給さ
れる。モノマルチ３２の出力がＡＮＤゲート３３の他方
の入力端子に供給される。ＡＮＤゲート３３の出力が出
力端子３５から取り出される。

このクランプパルス発生回路６は、入力信号Ｓ１の立上
がりから所定タイミングの間ＡＮＤゲート３３を開くこ
とにより、ノイズ成分を除去するものである。

すなわち、入力端子３４から、第５図Ａに示すような信
号Ｓ１が供給されると、この信号Ｓ１の立上がる時点で
モノマルチ３１がトリガーされる。

モノマルチ３１からは、第５図Ｂに示すように、パルス
幅τ１の信号Ｓ２が出力される。このモノマルチ３１の
出力信号Ｓ２の立下がりで、モノマルチ３２がトリガー
される。モノマルチ３２からは、第５図Ｃに示すように
、パルス幅τ、の信号Ｓ３が出力される。このモノマル
チ３２からの出力信号Ｓ３によりＡＮＤゲート３３が開
かれ、モノマルチ３２からの出力信号Ｓ３がハイレベル
の間、入力端子３４からの信号Ｓ１が出力端子３５から
出力される。出力端子３５からは、第５図りに示すよう
な出力信号Ｓ４が出力される。

第５図Ａに示すように入力端子３４に同期信号ＨＤの他
にパルス幅の狭いノイズＮが含まれているとする。この
場合、このノイズＮは所定のパルス幅がないので、第５
図りに示すように、ＡＮＤゲート３３でノイズＮが遮断
される。このように、クランプパルス発生回路６からは
、所定のパルス幅を持った信号、すなわち、同期信号Ｈ
Ｄが出力される。そして、クランプパルス発生回路６か
らの水平同期信号のパルス幅は、モノマルチ３２の時定
数で決まる所定のパルス幅となる。

なお、モノマルチ３１及び３２０代わりに、カウンタを
用いるようにしても良い。

ｅ、同期分離回路２の具体構成 第６図は、同期分離回路２の具体構成を示すものである
。第６図において、クランプ回路７は、クランプコンデ
ンサ４１と、スイッチ回路４２とから構成される。スラ
イス回路８は、コンパレータ４３により構成される。

クランプコンデンサ４１の一端が入力端子４４に接続さ
れる。クランプコンデンサ４１の他端がスイッチ回路４
２の一端に接続されるとともに、コンパレータ４３の一
方の入力端子に接続される。

スイッチ回路４２は、端子４８からの制御信号により開
閉される。

ｔＢ端子５０と接地間に抵抗４５、抵抗４６、抵抗４７
の直列接続が接続される。抵抗４６と抵抗４７の接続点
からクランプレベルｖｅが得られる。抵抗４５と抵抗４
６の接続点からスライスレベルｖ４が得られる。抵抗４
６と抵抗４７の接続点がスイッチ回路４２の他端に接続
される。抵抗４５と抵抗４６の接続点がコンパレータ４
３の他方の入力端子に接続される。コンパレータ４３の
出力が出力端子４９から取り出される。

端子４８からは、クランプパルス発生回路６からのクラ
ンプパルスが供給される。このクランプパルスにより、
スイッチ回路４２がオン／オフされる。スイッチ回路４
２がオンされると、スイッチ回路４２を介してクランプ
コンデンサ４１に充電電流が流れる。スイッチ回路４２
がオフされる間、クランプコンデンサ４１にはこの時の
直流分が保存される。これにより、入力端子４４からの
ビデオ信号がクランプ電圧ｖｃにクランプされる。

このクランプされたビデオ信号がコンパレータ４３の一
方の入力端子に供給される。コンパレータ４３の他方の
入力端子には、抵抗４５と抵抗４６の接続点からスライ
スレベルｖ４が与えられる。

このコンパレータ４３の出力から同期信号が得られ、こ
の同期信号が出力端子４９から取り出される。

ｆ、ハーフＨキラー回路９の具体構成 第７図は、ハーフＨキラー回路９の具体構成を示すもの
である。ハーフＨキラー回路９は、第７図に示すように
、モノマルチ５１及び５２と、ＡＮＤゲート５３及び５
４とから構成される。すなわち、第７図において、入力
端子５５に同期分離回路２の出力信号が供給される。こ
の信号がＡＮＤゲート５３の一方の入力端子に供給され
るとともに、モノマルチ５１に供給される。モノマルチ
５１の出力がＡＮＤゲート５３の他方の入力端子に供給
される。

ＡＮＤゲート５３の出力がＡＮＤゲート５４に供給され
るとともに、モノマルチ５２に供給される。モノマルチ
５２の出力が反転されてＡＮＤゲート５４の他方の入力
端子に供給される。ＡＮＤゲート５４の出力が出力端子
５６から取り出される。

このハーフＨキラー回路９は、垂直パルスを除去すると
ともに、垂直ブランキング期間の等化パルスを除去する
ものである。また、このハーフＨキラー回路９により、
ノイズ成分が除去される。

すなわち、第８図Ａに示すように、垂直ブランキング期
間のビデオ信号が入力信号Ｓｌｌとして入力端子５５に
供給されるとする。このビデオ信号中には、垂直同期信
号ＨＤと、等化パルスＨＡＬＦＨが含まれている。この
信号Ｓｌｌの立上がりでモノマルチ５１がトリガーされ
、モノマルチ５１からは、第８図Ｂに示すようなパルス
幅τ１１の信号Ｓ１２が出力される。このモノマルチ５
１からの出力信号Ｓ１２により、ＡＮＤゲート５３が開
かれ、モノマルチ５１からの出力信号Ｓ１２がハイレベ
ルの間、入力端子５５からの信号Ｓｌ。

２がＡＮＤゲート５３から出力される。

ＡＮＤゲート５３の出力信号Ｓ１３の立下がりでモノマ
ルチ５２がトリガーされ、第８図りに示すように、パル
ス幅τ、の信号Ｓ１４がモノマルチ５２から出力される
。モノマルチ５２の遅延量τ１．は、例えば略々０．７
Ｈ（Ｈ：水平周期）とされる、このモノマルチ５２の出
力信号Ｓ１４により、ＡＮＤゲート５４が開かれ、モノ
マルチ５２からの出力信号５１４がローレベルの間、Ａ
ＮＤゲート５５からの信号Ｓ１３がＡＮＤゲート５４か
ら出力される。このＡＮＤゲート５４の出力が出力信号
Ｓ１５として、出力端子５５から取り出される。

ＡＮＤゲート５４はモノマルチ５２の出力信号Ｓ１４に
より開かれるので、入力信号Ｓｌｌ中の等化パルスＨＡ
ＬＦＨは、第８図りに示すように、出力されない。

また、第９図Ａに示すように、垂直パルスＶＤが含まれ
ているビデオ信号が入力信号Ｓｌｌとして入力端子５５
に供給されるとする。この場合、第９図Ｂに示すような
信号Ｓ１２がモノマルチ５１から出力される。ＡＮＤゲ
ート５３は、第９図Ｂに示すようなモノマルチ５１から
の出力信号Ｓ１２により開かれる。このため、ＡＮＤゲ
ート５３からは、第９図Ｃに示すような出力信号５１３
が出力される。第９図Ｃに示すように、垂直パルスＶＤ
が除去される。

なお、モノマルチ５１及び５２の代わりに、カウンタを
用いるようにしても良い。

〔発明の効果〕

この発明によれば、応答性の遅いクランプ回路４を有す
る同期分離回路１と、応答性の速いクランプ回路７を有
する同期分離回路２とが設けられている。応答性の遅い
クランプ回路４では、直流レベルを完全に一定にできな
い、このため、この同期分離回路ｌで分離された同期信
号には、タイミングのずれが生じる。しかしながら、こ
の同期分離回路２の出力からは、ノイズ分を除去できる
。

一方、応答性の速いクランプ回路７では、直流分を一定
にできるので、この同期分離回路２で分離された同期信
号には、タイミングのずれが生じない、そして、このク
ランプ回路７に対するクランプパルスとして、同期分離
回路１の出力が用いられる。同期分離回路１の出力中か
らは、ノイズ成分を除去できるので、同期分離回路２で
は、ノイズによる誤動作が生じない。

したがって、この発明によれば、ノイズ成分が除去され
るとともに、タイミングが一定の同期信号を分離するこ
とができる。また、この発明によれば、複雑なディジタ
ル回路を用いる必要がないので、コストダウンがはかれ
る。更に、演算増幅器や、高速動作を行う論理回路を必
要としないの′で、Ｃ−ＭＯＳ　）ランジスタで集積回
路化することが容易であり、小型化、低消費電力化がは
かれる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図はこ
の発明の一実施例の説明に用いる波形図。 第３図は第１の同期分離回路の具体構成を示すブロック
図、第４図はクランプパルス発生回路の具体構成を示す
ブロック図、第５図はクランプパルス発生回路の説明に
用いるタイミング図、第６図は第２の同期分離回路の具
体構成を示すブロック図、第７図はハーフＨキラー回路
の具体構成を示すブロック図、第８図及び第９図はハー
フＨキラー回路の説明に用いるタイミング図である。 図面における主要な符号の説明 １．２：同期分離回路、４．１：クランプ回路。 ５．８＝ニスライス路。 代理人　　　弁理士　杉　浦　正　知 −＊’ａ巳イダーｊ・ワ１Ｃ旨と９１１第２図 ハーフＨキラーロ語（匪 第９図

Claims (1)

1. 【特許請求の範囲】 第１及び第２の同期分離回路を設け、 上記第１の同期分離回路の応答特性よりも上記第２の同
   期分離回路の応答特性を鋭くなし、入力ビデオ信号を上
   記第１及び第２の同期分離回路に供給し、 上記第１の同期分離回路の出力からクランプパルスを形
   成し、 上記クランプパルスを上記第２の同期分離回路に供給し
   、 上記第２の同期分離回路の出力から同期信号を得るよう
   にした同期分離回路。