JPH0127473B2 - - Google Patents
Info
- Publication number
- JPH0127473B2 JPH0127473B2 JP55077444A JP7744480A JPH0127473B2 JP H0127473 B2 JPH0127473 B2 JP H0127473B2 JP 55077444 A JP55077444 A JP 55077444A JP 7744480 A JP7744480 A JP 7744480A JP H0127473 B2 JPH0127473 B2 JP H0127473B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- bit
- register
- multiplexer
- change point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V30/00—Character recognition; Recognising digital ink; Document-oriented image-based pattern recognition
- G06V30/10—Character recognition
- G06V30/18—Extraction of features or characteristics of the image
- G06V30/182—Extraction of features or characteristics of the image by coding the contour of the pattern
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V30/00—Character recognition; Recognising digital ink; Document-oriented image-based pattern recognition
- G06V30/10—Character recognition
Landscapes
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Character Discrimination (AREA)
- Image Analysis (AREA)
Description
本発明は光学的文字読取装置により読取つたビ
デオデータについて、短時間に輪郭テーブルを得
ることのできるパターン変化点検出回路に関す
る。 光学的文字読取装置により紙面に書かれた文
字、図形を読取るときは電荷結合素子（CCDと
略称されている）などを使用するスキヤナにより
電気信号を得て、ビツトパターンに変換してメモ
リに記憶する。 例えば、１つの字が書かれている時、その１字
が書かれた範囲を複数の素領域（ドツト）に分割
し、個々の素領域毎に“黒”と判断される場合は
“１”、また“白”と判断される場合は“０”とす
る二値化を行いメモリに記憶する。 その後メモリに記憶済みの情報を読出し、
“１”／“０”の境界を上下及び左右方向別に識
別することでパターン検出を行つて文字を解読・
認識するが、前述の二値化した“１”／“０”の
全部について境界判断した結果の情報を、そのド
ツト位置が境界点（変化点）で有る無しに関わら
ず記憶していたのでは、１つの文字について分割
した素領域の総数は平均40×60ドツトもあつて情
報量が多過ぎる。 そのため、通常は境界判断した結果の全データ
をメモリに記憶する代わりに、検出した変化点位
置の情報だけを抽出するようなデータ圧縮を行
い、１つの文字について第１図ｂ２に示すような
左右輪郭テーブルと、同図ｂ１に示すような上下
輪郭テーブルを得、それらから原情報を再生す
る。輪郭テーブルは前述の“１”／“０”の変化
が起こつているビツト位置（第１図ａで“〇”印
は上下方向の変化点、“Ｘ”は左右方向の変化点、
印は上下／左右方向ともに変化点）のアドレス
を記憶するものである。 第１図は数字「２」について、Ｙ軸方向に関し
ては15本、即ちアドレス（Ｘ、Ｙ）についてその
変化点検出のスキヤン順序を、 ｛（Ｘ、１）、Ｘ＝１〜12｝、 ｛（Ｘ、２）、Ｘ＝１〜12｝、 …… ｛（Ｘ、15）、Ｘ＝１〜12｝ と変化する方向に採り、また、Ｘ軸方向に関して
は11本、即ちアドレス（Ｘ、Ｙ）についてその変
化点検出のスキヤン順序を、 ｛（１、Ｙ）、Ｙ＝１〜16｝、 ｛（２、Ｙ）、Ｙ＝１〜16｝ …… ｛（11、Ｙ）、Ｙ＝１〜16｝ と変化する方向に採つた場合を示し、輪郭付近の
“Ｘ”印はＹ軸に関してスキヤンした時の左右
（Ｘ軸に沿う）方向における変化点を示し、“〇”
はＸ軸に関してスキヤンした時の上下（Ｙ軸に沿
う）方向における変化点を示し、“”印は上
下／左右方向共に変化点となつた場合を示してい
る。 このような輪郭テーブルを求める従来技術とし
ては、左右方向における変化点（“×”印）検出
を第２図Ａに示すようにＸ＝ｎ−１とした前デー
タ、 ｛（ｎ−１、Ｙ）、Ｙ＝１〜15｝ を一旦蓄積し、それとＸ＝ｎとした現データ、 ｛（ｎ、Ｙ）、Ｙ＝１〜15｝ とのビツト対応をＹアドレスの一致するビツト間
で、例えば15個の排他的論理和演算回路EORで
それぞれ比較し、一致すると“０”、一致しない
と“１”の出力を得るようにして、上記15個の
EOR出力を個別に調べ、“１”の出力が得られた
位置をパターンの変化点（第１図ａの“×”印）
となし、その時のアドレスを第１図ｂ２のように
記憶する。或いは、１個のEOR回路を用意して
前データと現データをそれぞれ１ビツトずつシフ
トしながらEOR検出を行うようにしても良い。
このようにして全ビツトのEOR検出出力を調べ、
その中の変化点位置を検出したものである。この
ようにして検出した結果は第１図ｂ２で、 Ｙ＝１でＸが１、12、 Ｙ＝２でＸが１、12、 Ｙ＝３でＸが２、５…… として“Ｘ”印位置が示されている。 また前述した方向のデータスキヤンを用いた上
下方向における変化点（“〇”印）の検出は、第
２図Ｂに示すように、Ｘ＝ｎ−１として前デー
タ、 ｛（ｎ−１、Ｙ）、Ｙ＝１〜16）｝ を一旦蓄積し、Ｘ＝ｎとした現データ、 ｛（ｎ、Ｙ）、Ｙ＝１〜16） との連続性を、 （ｎ−１、１），（ｎ−１、２）〜（ｎ−１、16）、
（ｎ、１），（ｎ、２）〜（ｎ、16） のようにしておき、隣接するアドレスビツト間で
例えば11個のEOR回路でEOR演算を行い、一致
すると“０”、一致しないと“１”を出力して、
これら11個のEOR出力を個別に調べ、“１”の出
力が得られた位置を変化点（第１図ａの“〇”）
となし、これを第１図ｂ１のように記憶する。或
いは、１個のEOR回路を用意して上記のビツト
情報を逐次シフトしながらEOR検出するように
しても良い。即ち、第１図ｂ１で“〇”印のある
変化点位置は、 Ｘ＝１でＹが１、３、11、13、 Ｘ＝２でＹが１、４、10、14 Ｘ＝３でＹが１、５、10、15…である。 この上下／左右方向の演算手段はスキヤンする
方向を前データ｛（Ｘ、ｍ−１）、Ｘ＝１〜12｝、
現データ｛（Ｘ、ｍ）、Ｘ＝１〜12｝とするなら
ば、左右方向に対しては第２図Ｂを、また上下方
向に対しては第２図ＡのEOR演算回路を用いれ
ばよいことになる。 しかし、このような従来のやり方では、個別に
検出したEOR回路の結果に対し変位点を１ビツ
トずつ調べる必要がある欠点があつた。第２図Ｂ
のように、８個のEOR回路で構成すれば８ビツ
トの変位点の有無が同時に求められるが、この結
果に対して１ビツトずつ変位のあつたビツトを調
べなければならない。これでは８個のEOR回路
を使用し同時に変位点の情報を得るのは無意味で
ある。この方法で、EOR回路の結果に対し８ビ
ツト全てが、“０”であるという判定回路（８入
力アンド回路で容易に構成できる）を追加し、８
ビツト全部に変位の情報がなかつた場合に限りバ
イパスする手段を設け処理を早くすることが考え
られるが、１ビツトでも変位の情報が含まれてい
る場合は８ビツト全てを調べる必要があり、複雑
な文字ほど効果が薄れる。このような変位の情報
を調べる回数が多ければ、それだけ輪郭テーブル
を得るまでの時間を要することとなる。 本発明の目的は前述の欠点を改善することにあ
り、そのために同時にEOR処理した複数ビツト
の変化点情報の中から、実質変化を示している変
化点情報だけを最小限度の抽出回数で可能とする
ことにあり、更に、同一のスキヤン方向の入力デ
ータを用いて、上下／左右（Ｖ／Ｈ）方向の変化
点検出を同一回路で実現し、短時間に輪郭テーブ
ルが得られるようにしたパターン変化点検出回路
を提供することにある。 以下、第３図に示す本発明の実施例の構成図に
ついて説明する。 第３図において、REG１は前回のスキヤン情
報B0〜B7を記憶する８ビツトの第１レジスタ、
MPX１は同一スキヤン方向の入力信号Y0〜Y7に
ついて、水平（第１図の“Ｘ”印）方向処理と垂
直（第１図の“〇”印）方向処理を行わせる為の
データ切換用第１マルチプレクサ、EORは排他
的論理和演算回路、ANDは論理積演算回路、
REG２は後述するマルチプレクサMPX２によつ
て切換得られた出力を入力され、その値および反
転値を出力する第２レジスタ、MPX２は排他的
論理和EORの出力とAND回路との出力を切換え
て受入れる第２マルチプレクサ、PECは第２レ
ジスタREG２の反転出力内で高順位のビツト位
置（0：Most Significant Bit）側に現れる
“０”のビツト位置を検出し、そのビツト位置を
反転出力すると共に“０”が複数個あるかどうか
を検出する高順位符号器（プライオリテイ・エン
コーダ）、DECは高順位符号器PECの反転出力を
受入れその検出ビツト位置を“０”とするビツト
パターンを出力する復号器、NOTは否定回路で
ある。 以下、動作を説明する。 図示しない信号読取器からの８ビツトの現信号
Y0〜Y7〔（Ｘ、ｍ）、Ｘ＝１〜８〕が入力端子IPに
入力され、第１マルチプレクサMPX１のＶ／Ｈ
端子の信号を“１”（高レベル状態）にセツトし、
例えば垂直方向（第１図の“〇”検出）の信号処
理を行う。そこで、入力信号Y0〜Y7はEOR回路
の一方の入力信号となり、第１レジスタREG１
からは前信号B0〜B7〔（Ｘ、ｍ−１）、Ｘ＝１〜
８〕が第１マルチプレクサMPX１の入力端子１
Ｂ〜８Ｂに入力され、上記Ｖ／Ｈ切換えによつて
出力端子０１〜０８に現れてEOR回路の他方の
入力となる。 このEOR回路の出力を、信号１によつて
切換えた第２のマルチプレクサMPX２の入力端
子１Ａ〜８Ａに入力し、続いて第２レジスタ
REG２にセツトする。 第２レジスタREG２の反転出力0〜7は高順
位符号器PECにおいて、MSBとなる0のビツト
情報側から“０”となつている位置を検出する。
例えば第２レジスタREG２回路に入力される信
号パターンを“01010000”とすれば、その反転出
力0〜7が“10101111”となり、高順位符号器
PECはこの入力パターンの左から２つ目の位置
にある最初の“０”を検出し、その位置を二進数
表示した“110”（10進進数換算は６）反転出力
“001”をＰ１，Ｐ２，Ｐ４のビツト端子に出力す
るから、否定回路NOTを介してＰ１，Ｐ２，Ｐ
４端子に出力した“110”を変化点検出器CHDに
通知する。ここで、反転出力A0〜A7にはもう一
つだけ“０”が左から４つ目の位置にあるから、
否定回路NOTを介したEF端子には“０”が出力
される。高順位符号器PECの真理値表を下表に
示す。
デオデータについて、短時間に輪郭テーブルを得
ることのできるパターン変化点検出回路に関す
る。 光学的文字読取装置により紙面に書かれた文
字、図形を読取るときは電荷結合素子（CCDと
略称されている）などを使用するスキヤナにより
電気信号を得て、ビツトパターンに変換してメモ
リに記憶する。 例えば、１つの字が書かれている時、その１字
が書かれた範囲を複数の素領域（ドツト）に分割
し、個々の素領域毎に“黒”と判断される場合は
“１”、また“白”と判断される場合は“０”とす
る二値化を行いメモリに記憶する。 その後メモリに記憶済みの情報を読出し、
“１”／“０”の境界を上下及び左右方向別に識
別することでパターン検出を行つて文字を解読・
認識するが、前述の二値化した“１”／“０”の
全部について境界判断した結果の情報を、そのド
ツト位置が境界点（変化点）で有る無しに関わら
ず記憶していたのでは、１つの文字について分割
した素領域の総数は平均40×60ドツトもあつて情
報量が多過ぎる。 そのため、通常は境界判断した結果の全データ
をメモリに記憶する代わりに、検出した変化点位
置の情報だけを抽出するようなデータ圧縮を行
い、１つの文字について第１図ｂ２に示すような
左右輪郭テーブルと、同図ｂ１に示すような上下
輪郭テーブルを得、それらから原情報を再生す
る。輪郭テーブルは前述の“１”／“０”の変化
が起こつているビツト位置（第１図ａで“〇”印
は上下方向の変化点、“Ｘ”は左右方向の変化点、
印は上下／左右方向ともに変化点）のアドレス
を記憶するものである。 第１図は数字「２」について、Ｙ軸方向に関し
ては15本、即ちアドレス（Ｘ、Ｙ）についてその
変化点検出のスキヤン順序を、 ｛（Ｘ、１）、Ｘ＝１〜12｝、 ｛（Ｘ、２）、Ｘ＝１〜12｝、 …… ｛（Ｘ、15）、Ｘ＝１〜12｝ と変化する方向に採り、また、Ｘ軸方向に関して
は11本、即ちアドレス（Ｘ、Ｙ）についてその変
化点検出のスキヤン順序を、 ｛（１、Ｙ）、Ｙ＝１〜16｝、 ｛（２、Ｙ）、Ｙ＝１〜16｝ …… ｛（11、Ｙ）、Ｙ＝１〜16｝ と変化する方向に採つた場合を示し、輪郭付近の
“Ｘ”印はＹ軸に関してスキヤンした時の左右
（Ｘ軸に沿う）方向における変化点を示し、“〇”
はＸ軸に関してスキヤンした時の上下（Ｙ軸に沿
う）方向における変化点を示し、“”印は上
下／左右方向共に変化点となつた場合を示してい
る。 このような輪郭テーブルを求める従来技術とし
ては、左右方向における変化点（“×”印）検出
を第２図Ａに示すようにＸ＝ｎ−１とした前デー
タ、 ｛（ｎ−１、Ｙ）、Ｙ＝１〜15｝ を一旦蓄積し、それとＸ＝ｎとした現データ、 ｛（ｎ、Ｙ）、Ｙ＝１〜15｝ とのビツト対応をＹアドレスの一致するビツト間
で、例えば15個の排他的論理和演算回路EORで
それぞれ比較し、一致すると“０”、一致しない
と“１”の出力を得るようにして、上記15個の
EOR出力を個別に調べ、“１”の出力が得られた
位置をパターンの変化点（第１図ａの“×”印）
となし、その時のアドレスを第１図ｂ２のように
記憶する。或いは、１個のEOR回路を用意して
前データと現データをそれぞれ１ビツトずつシフ
トしながらEOR検出を行うようにしても良い。
このようにして全ビツトのEOR検出出力を調べ、
その中の変化点位置を検出したものである。この
ようにして検出した結果は第１図ｂ２で、 Ｙ＝１でＸが１、12、 Ｙ＝２でＸが１、12、 Ｙ＝３でＸが２、５…… として“Ｘ”印位置が示されている。 また前述した方向のデータスキヤンを用いた上
下方向における変化点（“〇”印）の検出は、第
２図Ｂに示すように、Ｘ＝ｎ−１として前デー
タ、 ｛（ｎ−１、Ｙ）、Ｙ＝１〜16）｝ を一旦蓄積し、Ｘ＝ｎとした現データ、 ｛（ｎ、Ｙ）、Ｙ＝１〜16） との連続性を、 （ｎ−１、１），（ｎ−１、２）〜（ｎ−１、16）、
（ｎ、１），（ｎ、２）〜（ｎ、16） のようにしておき、隣接するアドレスビツト間で
例えば11個のEOR回路でEOR演算を行い、一致
すると“０”、一致しないと“１”を出力して、
これら11個のEOR出力を個別に調べ、“１”の出
力が得られた位置を変化点（第１図ａの“〇”）
となし、これを第１図ｂ１のように記憶する。或
いは、１個のEOR回路を用意して上記のビツト
情報を逐次シフトしながらEOR検出するように
しても良い。即ち、第１図ｂ１で“〇”印のある
変化点位置は、 Ｘ＝１でＹが１、３、11、13、 Ｘ＝２でＹが１、４、10、14 Ｘ＝３でＹが１、５、10、15…である。 この上下／左右方向の演算手段はスキヤンする
方向を前データ｛（Ｘ、ｍ−１）、Ｘ＝１〜12｝、
現データ｛（Ｘ、ｍ）、Ｘ＝１〜12｝とするなら
ば、左右方向に対しては第２図Ｂを、また上下方
向に対しては第２図ＡのEOR演算回路を用いれ
ばよいことになる。 しかし、このような従来のやり方では、個別に
検出したEOR回路の結果に対し変位点を１ビツ
トずつ調べる必要がある欠点があつた。第２図Ｂ
のように、８個のEOR回路で構成すれば８ビツ
トの変位点の有無が同時に求められるが、この結
果に対して１ビツトずつ変位のあつたビツトを調
べなければならない。これでは８個のEOR回路
を使用し同時に変位点の情報を得るのは無意味で
ある。この方法で、EOR回路の結果に対し８ビ
ツト全てが、“０”であるという判定回路（８入
力アンド回路で容易に構成できる）を追加し、８
ビツト全部に変位の情報がなかつた場合に限りバ
イパスする手段を設け処理を早くすることが考え
られるが、１ビツトでも変位の情報が含まれてい
る場合は８ビツト全てを調べる必要があり、複雑
な文字ほど効果が薄れる。このような変位の情報
を調べる回数が多ければ、それだけ輪郭テーブル
を得るまでの時間を要することとなる。 本発明の目的は前述の欠点を改善することにあ
り、そのために同時にEOR処理した複数ビツト
の変化点情報の中から、実質変化を示している変
化点情報だけを最小限度の抽出回数で可能とする
ことにあり、更に、同一のスキヤン方向の入力デ
ータを用いて、上下／左右（Ｖ／Ｈ）方向の変化
点検出を同一回路で実現し、短時間に輪郭テーブ
ルが得られるようにしたパターン変化点検出回路
を提供することにある。 以下、第３図に示す本発明の実施例の構成図に
ついて説明する。 第３図において、REG１は前回のスキヤン情
報B0〜B7を記憶する８ビツトの第１レジスタ、
MPX１は同一スキヤン方向の入力信号Y0〜Y7に
ついて、水平（第１図の“Ｘ”印）方向処理と垂
直（第１図の“〇”印）方向処理を行わせる為の
データ切換用第１マルチプレクサ、EORは排他
的論理和演算回路、ANDは論理積演算回路、
REG２は後述するマルチプレクサMPX２によつ
て切換得られた出力を入力され、その値および反
転値を出力する第２レジスタ、MPX２は排他的
論理和EORの出力とAND回路との出力を切換え
て受入れる第２マルチプレクサ、PECは第２レ
ジスタREG２の反転出力内で高順位のビツト位
置（0：Most Significant Bit）側に現れる
“０”のビツト位置を検出し、そのビツト位置を
反転出力すると共に“０”が複数個あるかどうか
を検出する高順位符号器（プライオリテイ・エン
コーダ）、DECは高順位符号器PECの反転出力を
受入れその検出ビツト位置を“０”とするビツト
パターンを出力する復号器、NOTは否定回路で
ある。 以下、動作を説明する。 図示しない信号読取器からの８ビツトの現信号
Y0〜Y7〔（Ｘ、ｍ）、Ｘ＝１〜８〕が入力端子IPに
入力され、第１マルチプレクサMPX１のＶ／Ｈ
端子の信号を“１”（高レベル状態）にセツトし、
例えば垂直方向（第１図の“〇”検出）の信号処
理を行う。そこで、入力信号Y0〜Y7はEOR回路
の一方の入力信号となり、第１レジスタREG１
からは前信号B0〜B7〔（Ｘ、ｍ−１）、Ｘ＝１〜
８〕が第１マルチプレクサMPX１の入力端子１
Ｂ〜８Ｂに入力され、上記Ｖ／Ｈ切換えによつて
出力端子０１〜０８に現れてEOR回路の他方の
入力となる。 このEOR回路の出力を、信号１によつて
切換えた第２のマルチプレクサMPX２の入力端
子１Ａ〜８Ａに入力し、続いて第２レジスタ
REG２にセツトする。 第２レジスタREG２の反転出力0〜7は高順
位符号器PECにおいて、MSBとなる0のビツト
情報側から“０”となつている位置を検出する。
例えば第２レジスタREG２回路に入力される信
号パターンを“01010000”とすれば、その反転出
力0〜7が“10101111”となり、高順位符号器
PECはこの入力パターンの左から２つ目の位置
にある最初の“０”を検出し、その位置を二進数
表示した“110”（10進進数換算は６）反転出力
“001”をＰ１，Ｐ２，Ｐ４のビツト端子に出力す
るから、否定回路NOTを介してＰ１，Ｐ２，Ｐ
４端子に出力した“110”を変化点検出器CHDに
通知する。ここで、反転出力A0〜A7にはもう一
つだけ“０”が左から４つ目の位置にあるから、
否定回路NOTを介したEF端子には“０”が出力
される。高順位符号器PECの真理値表を下表に
示す。
【表】
なお上記においてＡ０はMSB（最上位ビツト）
Ａ７はLSB（最下位ビツト）を示す。またＸは
１でも０でも良いことを示す。 EF端子が“０”である時は、高順位符号器
PECの反転出力“001”は復号器DECに印加さ
れ、復号器DECではその入力信号パターンの
“１の補数”を採つて、復号器DECの出力端子の
上位から２つ目のD6を“０”とする出力パター
ン“1011111”を出力する。 そして、高順位符号器PECの出力Ｐ１，Ｐ２，
Ｐ３を変化点検出器CHDが取り込むと、タイミ
ングパルスが１回発生する。すると、第２マルチ
プレクサMPX２は切換え信号１で入力端子
１Ｂ〜８Ｂ側に切換えられ、復号器DECの出力
がAND回路の一方向に印加され、また第２レジ
スタREG２の出力端子が切換えられてA0〜A7が
AND回路の他方に印加される。この時の出力A0
〜A7は“01010000”であつたから、復号器DEC
の出力パターン“10111111”との論理積をとつた
出力は“00010000”となり、この信号パターンが
第２レジスタREG２に保持される。そこで高順
位符号器PECにはこの反転出力0〜7
“11101111”が印加されるから、反転出力１，
Ｐ２，４は２進数“100”を反転した“011”と
なり、変化点検出器CHDへは“100”が送出され
る。そして、復号器DECは出力“011”が印加さ
れるが、端子EFには“１”が出力されて変化点
は全部終了したとする動作終了フラグが立つの
で、入力された現信号Y0〜Y7には２点だけの変
化点があつたことが検出される。 即ち、EOR回路の出力が“01010000”であつ
たから、右から数えて７つ目と５つ目、即ち第６
ビツト位置、第４ビツト位置の２つのビツト位置
に変化点があつたことを２回で抽出でき、続いて
次の入力データについて処理を進めて行けば良
い。 次に、同一の上記入力信号Y0〜Y7を用いた水
平方向（第１図ａで“×”印）の信号処理の場合
は、第１マルチプレクサMPX１に対する切換信
号Ｖ／Ｈを“０”（低レベル状態）にセツトする
ことで、入力端子を１Ａ〜８Ａ側とする。 そして、端子１Ａには第１レジスタREG１か
らの出力Ｂ７を入力し、端子２Ａ〜８Ａには端子
IPからの現信号Y0〜Y6までを入力し、出力端子
０１〜０８を介してEOR回路のそれぞれの一方
に入力する。また、現信号Y0〜Y7をEOR回路の
他方に入力する。従つてEOR回路での論理演算
はB7Y0、YnYn+1（ｎ＝０〜６）の演算を行
うことになる。これは前データの最終ビツトと現
データを１ビツトシフトしたデータとを併せて
EOR演算を行うことになり、以後の動作は上述
した垂直方向と同様に行われる。 このようにして本発明によると信号処理を行な
うハードウエアを接続構成しておき、輪郭データ
を得るため処理すべき信号をレジスタに一時蓄積
し、次のデータと比較をとりながら処理している
ため、全部のビツトについて判定が終るまで蓄積
していた場合と比較し、パターンに変化点がない
場合は当初の比較判定のみで終了フラグが立つた
め、直ちに次のデータを取込むことになり処理が
高速化される。またパターン変化点の位置検出の
とき処理方向を定める信号をマルチプレクサに与
えることにより簡易に処理方向を変化でき、取込
んだデータを他のメモリに移し変えるようなこと
がなく、能率的で、漢字処理に適した輪郭テーブ
ル作用回路ということができる。
１でも０でも良いことを示す。 EF端子が“０”である時は、高順位符号器
PECの反転出力“001”は復号器DECに印加さ
れ、復号器DECではその入力信号パターンの
“１の補数”を採つて、復号器DECの出力端子の
上位から２つ目のD6を“０”とする出力パター
ン“1011111”を出力する。 そして、高順位符号器PECの出力Ｐ１，Ｐ２，
Ｐ３を変化点検出器CHDが取り込むと、タイミ
ングパルスが１回発生する。すると、第２マルチ
プレクサMPX２は切換え信号１で入力端子
１Ｂ〜８Ｂ側に切換えられ、復号器DECの出力
がAND回路の一方向に印加され、また第２レジ
スタREG２の出力端子が切換えられてA0〜A7が
AND回路の他方に印加される。この時の出力A0
〜A7は“01010000”であつたから、復号器DEC
の出力パターン“10111111”との論理積をとつた
出力は“00010000”となり、この信号パターンが
第２レジスタREG２に保持される。そこで高順
位符号器PECにはこの反転出力0〜7
“11101111”が印加されるから、反転出力１，
Ｐ２，４は２進数“100”を反転した“011”と
なり、変化点検出器CHDへは“100”が送出され
る。そして、復号器DECは出力“011”が印加さ
れるが、端子EFには“１”が出力されて変化点
は全部終了したとする動作終了フラグが立つの
で、入力された現信号Y0〜Y7には２点だけの変
化点があつたことが検出される。 即ち、EOR回路の出力が“01010000”であつ
たから、右から数えて７つ目と５つ目、即ち第６
ビツト位置、第４ビツト位置の２つのビツト位置
に変化点があつたことを２回で抽出でき、続いて
次の入力データについて処理を進めて行けば良
い。 次に、同一の上記入力信号Y0〜Y7を用いた水
平方向（第１図ａで“×”印）の信号処理の場合
は、第１マルチプレクサMPX１に対する切換信
号Ｖ／Ｈを“０”（低レベル状態）にセツトする
ことで、入力端子を１Ａ〜８Ａ側とする。 そして、端子１Ａには第１レジスタREG１か
らの出力Ｂ７を入力し、端子２Ａ〜８Ａには端子
IPからの現信号Y0〜Y6までを入力し、出力端子
０１〜０８を介してEOR回路のそれぞれの一方
に入力する。また、現信号Y0〜Y7をEOR回路の
他方に入力する。従つてEOR回路での論理演算
はB7Y0、YnYn+1（ｎ＝０〜６）の演算を行
うことになる。これは前データの最終ビツトと現
データを１ビツトシフトしたデータとを併せて
EOR演算を行うことになり、以後の動作は上述
した垂直方向と同様に行われる。 このようにして本発明によると信号処理を行な
うハードウエアを接続構成しておき、輪郭データ
を得るため処理すべき信号をレジスタに一時蓄積
し、次のデータと比較をとりながら処理している
ため、全部のビツトについて判定が終るまで蓄積
していた場合と比較し、パターンに変化点がない
場合は当初の比較判定のみで終了フラグが立つた
め、直ちに次のデータを取込むことになり処理が
高速化される。またパターン変化点の位置検出の
とき処理方向を定める信号をマルチプレクサに与
えることにより簡易に処理方向を変化でき、取込
んだデータを他のメモリに移し変えるようなこと
がなく、能率的で、漢字処理に適した輪郭テーブ
ル作用回路ということができる。
第１図は数字「２」についてパターン変化点検
出を説明する図と輪郭テーブルを示し、第２図は
パターン変化点を検出するため水平方向処理と垂
直方向処理を説明する図、第３図は本発明の実施
例の構成図である。 EOR…排他的論理和演算回路、REG１，REG
２…レジスタ、MPX１，MPX２…マルチプレク
サ、PEC…高順位符号器、DEC…復号器、CHD
…変化点検出器。
出を説明する図と輪郭テーブルを示し、第２図は
パターン変化点を検出するため水平方向処理と垂
直方向処理を説明する図、第３図は本発明の実施
例の構成図である。 EOR…排他的論理和演算回路、REG１，REG
２…レジスタ、MPX１，MPX２…マルチプレク
サ、PEC…高順位符号器、DEC…復号器、CHD
…変化点検出器。
Claims (1)
- 【特許請求の範囲】 １ 光学的に文字を読取つた前データを保持する
第１レジスタと、 水平方向と垂直方向処理のため該第１レジスタ
出力または現入力信号のシフト信号の何れかを切
換え出力する切換用第１マルチプレクサと、 該第１マルチプレクサ出力と、現入力信号デー
タとを比較する排他的論理和演算回路と、 該排他的論理和演算回路出力または順次処理過
程のデータを保持する第２レジスタと、 前記排他的論理和演算回路の出力と、下記復号
器出力と前記第２レジスタ出力とを論理積演算し
た出力との切換用第２マルチプレクサと、 前記第２レジスタの出力について高順位ビツト
の位置測定を行う高順位符号器と、 高順位ビツトを知つた後のビツトのリセツト用
の復号器と、 で構成され、前記高順位符号器出力により光学的
文字読取出力のパターン変化点を検出すること を特徴とするパターン変化点検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7744480A JPS573177A (en) | 1980-06-09 | 1980-06-09 | Detecting circuit for pattern change point |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7744480A JPS573177A (en) | 1980-06-09 | 1980-06-09 | Detecting circuit for pattern change point |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS573177A JPS573177A (en) | 1982-01-08 |
| JPH0127473B2 true JPH0127473B2 (ja) | 1989-05-29 |
Family
ID=13634184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7744480A Granted JPS573177A (en) | 1980-06-09 | 1980-06-09 | Detecting circuit for pattern change point |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS573177A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4699172A (en) * | 1982-03-03 | 1987-10-13 | Masco Corporation | Handle valve assembly |
| JPS62126487A (ja) * | 1985-11-27 | 1987-06-08 | Shinko Electric Co Ltd | ２値画像のエツジ検出回路 |
| JP2613060B2 (ja) * | 1987-09-02 | 1997-05-21 | 沖電気工業 株式会社 | 罫線検出方式 |
| JPH05103215A (ja) * | 1991-06-14 | 1993-04-23 | Ind Technol Res Inst | ランレングス符号の並列処理アーキテクチヤ |
-
1980
- 1980-06-09 JP JP7744480A patent/JPS573177A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS573177A (en) | 1982-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4821334A (en) | Image processing apparatus | |
| JPH04115144A (ja) | 画像処理装置とそれを用いた自動光学検査装置 | |
| CA1306296C (en) | Image processing apparatus | |
| US3700797A (en) | Facsimile noise deletion and coding system | |
| JPH0626423B2 (ja) | 原稿読取り装置 | |
| US4561106A (en) | Character recognition process and apparatus | |
| JPH0127473B2 (ja) | ||
| JP3568732B2 (ja) | 画像処理装置 | |
| JP2659198B2 (ja) | 画像２値化装置 | |
| JP3303990B2 (ja) | 画像信号処理装置 | |
| JPH0376377A (ja) | 画像処理装置 | |
| JPS6248941B2 (ja) | ||
| JPS6329472B2 (ja) | ||
| JP2737467B2 (ja) | 配線パターン検査装置 | |
| JP2521744B2 (ja) | 画像処理装置 | |
| JPH0371326A (ja) | 画線付加装置 | |
| JP4519272B2 (ja) | パターン検査装置およびパターン検査方法 | |
| JPS61157157A (ja) | 画像処理装置 | |
| JPH05128241A (ja) | 画像処理装置 | |
| JPH0314359A (ja) | カラー画像読取装置 | |
| JPH01303577A (ja) | 画像変換装置 | |
| JPH0946236A (ja) | 符号化方法 | |
| JPH0426514B2 (ja) | ||
| JPH09120451A (ja) | 画像処理装置 | |
| JPH04169978A (ja) | 位置検出装置 |