JPH0127520B2 - - Google Patents
Info
- Publication number
- JPH0127520B2 JPH0127520B2 JP56074543A JP7454381A JPH0127520B2 JP H0127520 B2 JPH0127520 B2 JP H0127520B2 JP 56074543 A JP56074543 A JP 56074543A JP 7454381 A JP7454381 A JP 7454381A JP H0127520 B2 JPH0127520 B2 JP H0127520B2
- Authority
- JP
- Japan
- Prior art keywords
- amorphous
- state
- present
- amorphous semiconductor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
Landscapes
- Read Only Memory (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に関するものであり、詳し
くはその配線構造に係わる。
くはその配線構造に係わる。
従来、アモルフアス半導体装置として、Ge−
Se−Teの如きアモルフアス半導体の電気的スイ
ツチ特性が可逆的な事を利用して、記憶装置やス
イツチ回路装置として一部実用に供されていた。
Se−Teの如きアモルフアス半導体の電気的スイ
ツチ特性が可逆的な事を利用して、記憶装置やス
イツチ回路装置として一部実用に供されていた。
しかし、従来のアモルフアス半導体装置のスイ
ツチ特性は結晶の構造変化を伴うらしい事が判つ
て以来、スイツチ素子としての信頼度に疑問が生
じ、必ずしも実用化の拡大につながつていないの
が現状である。アモルフアス半導体においてGe
をベースとするアモルフアス半導体は比抵抗が小
さい。従つてこれを配線に用いると配線が切断
（OFF）の状態でもリーク電流が大きく実用にな
らない。一方、アモルフアスシリコンの比抵抗は
107〜1010Ω-cmと高く、アモルフアスシリコンで
接続してもリーク電流は小さい。
ツチ特性は結晶の構造変化を伴うらしい事が判つ
て以来、スイツチ素子としての信頼度に疑問が生
じ、必ずしも実用化の拡大につながつていないの
が現状である。アモルフアス半導体においてGe
をベースとするアモルフアス半導体は比抵抗が小
さい。従つてこれを配線に用いると配線が切断
（OFF）の状態でもリーク電流が大きく実用にな
らない。一方、アモルフアスシリコンの比抵抗は
107〜1010Ω-cmと高く、アモルフアスシリコンで
接続してもリーク電流は小さい。
しかるに、アモルフアス半導体の特性として、
必ずしも可逆的な電気的特性のみならず非可逆的
な電気特性をもつものもあり、その非可逆特性を
利用することにより、信頼度の高い記憶装置とし
て実用し得ることを本発明者は見つけた。
必ずしも可逆的な電気的特性のみならず非可逆的
な電気特性をもつものもあり、その非可逆特性を
利用することにより、信頼度の高い記憶装置とし
て実用し得ることを本発明者は見つけた。
すなわち、本発明者は、第１図に模式的に示す
如く、アモルフアスSi１を電極２，３ではさん
で、その電圧−電流特性をとると、第２図に示す
如く、印加電圧の上昇に伴い、電流は非線形で上
昇し、あるしきい値電圧Ｔで状態Ａから状態Ｂに
スイツチし、以後、逆方向電圧を印加しても、こ
の状態は元に戻らず非可逆スイツチ特性が得られ
ることを見つけた。
如く、アモルフアスSi１を電極２，３ではさん
で、その電圧−電流特性をとると、第２図に示す
如く、印加電圧の上昇に伴い、電流は非線形で上
昇し、あるしきい値電圧Ｔで状態Ａから状態Ｂに
スイツチし、以後、逆方向電圧を印加しても、こ
の状態は元に戻らず非可逆スイツチ特性が得られ
ることを見つけた。
上記アモルフアスSi１はCVD法により得た多
結晶SiにAs，Ｐ，Ｂ等のイオン打込みを行なつ
たり、As，Ｐ，Ｂ等を了めドープしたCVD多結
晶Si膜にAr等の不活性ガスをイオン打込みした
りして得られる完全アモルフアス状態や、その完
全化の途中段階での不完全又は準アモルフアス状
態に於ても、又、真空蒸着等によつて得た不純物
を含んだアモルフアスSi等のいずれかの方法で得
ることができ、そのいずれの製法によるものでも
第２図の如き非可逆スイツチ特性を得ることがで
きた。
結晶SiにAs，Ｐ，Ｂ等のイオン打込みを行なつ
たり、As，Ｐ，Ｂ等を了めドープしたCVD多結
晶Si膜にAr等の不活性ガスをイオン打込みした
りして得られる完全アモルフアス状態や、その完
全化の途中段階での不完全又は準アモルフアス状
態に於ても、又、真空蒸着等によつて得た不純物
を含んだアモルフアスSi等のいずれかの方法で得
ることができ、そのいずれの製法によるものでも
第２図の如き非可逆スイツチ特性を得ることがで
きた。
第２図に示す非可逆スイツチ特性のしきい値電
圧ＴはアモルフアスSi膜の膜厚が減少すると下降
し、又アモルフアスSi膜中の不純物濃度の増大に
より低下し、完全アモルフアス状態よりも準アモ
ルフアス状態の方が低い値となつた。
圧ＴはアモルフアスSi膜の膜厚が減少すると下降
し、又アモルフアスSi膜中の不純物濃度の増大に
より低下し、完全アモルフアス状態よりも準アモ
ルフアス状態の方が低い値となつた。
上記の現象を説明すると、アモルフアス状態の
Siに電流を通じることにより、アモルフアスSi中
に含まれた不純物が熱により活性化されると共
に、アモルフアスSiの短範囲規則性が熱により長
範囲規則性をもつこととなり、結晶化が起るため
に、当初不良電導体であつたアモルフアスSiが良
電導体である結晶性Siへと変位すると考えられ
る。この現象には上記、イオン化と結晶化の２つ
の過程の加わつたものであるが、その状態には途
中段階があり、それによつてＶ−Ｉ特性のしきい
値電圧や電流値が異なると共に、電圧をパルス的
に印加する場合にはパルス巾（時間）を短くする
と、途中状態での特性保持を行なうこともでき、
パルス電圧を高くすると短時間でスイツチするこ
ともできる。
Siに電流を通じることにより、アモルフアスSi中
に含まれた不純物が熱により活性化されると共
に、アモルフアスSiの短範囲規則性が熱により長
範囲規則性をもつこととなり、結晶化が起るため
に、当初不良電導体であつたアモルフアスSiが良
電導体である結晶性Siへと変位すると考えられ
る。この現象には上記、イオン化と結晶化の２つ
の過程の加わつたものであるが、その状態には途
中段階があり、それによつてＶ−Ｉ特性のしきい
値電圧や電流値が異なると共に、電圧をパルス的
に印加する場合にはパルス巾（時間）を短くする
と、途中状態での特性保持を行なうこともでき、
パルス電圧を高くすると短時間でスイツチするこ
ともできる。
本発明はかかるアモルフアス半導体の非可逆ス
イツチ作用を利用して電気的書き込み専用の半導
体記憶装置を提供することであり、その目的とす
るところは低電圧で書き込み可能な高集積度の電
気的に書き込み可能な読み出し専用の半導体記憶
装置を提供することにある。
イツチ作用を利用して電気的書き込み専用の半導
体記憶装置を提供することであり、その目的とす
るところは低電圧で書き込み可能な高集積度の電
気的に書き込み可能な読み出し専用の半導体記憶
装置を提供することにある。
上記目的を達成するための本発明の基本とする
ところは、非可逆アモルフアス半導体層を基板上
に形成された第１の電極配線上に形成し、前記非
可逆アモルフアス半導体層上に第２の電極配線層
を形成し、第１の電極配線層と第２の電極配線層
の少なくとも交点に非可逆アモルフアス半導体層
が形成されて成る事を特徴とする。
ところは、非可逆アモルフアス半導体層を基板上
に形成された第１の電極配線上に形成し、前記非
可逆アモルフアス半導体層上に第２の電極配線層
を形成し、第１の電極配線層と第２の電極配線層
の少なくとも交点に非可逆アモルフアス半導体層
が形成されて成る事を特徴とする。
以下、実施例も含めて、本発明を具体的に説明
する。
する。
第３図と第４図は本発明の基本構成を示す模式
図、第５図と第６図は本発明の具体例を示す断面
図である。
図、第５図と第６図は本発明の具体例を示す断面
図である。
第３図は、本発明の基本概念を示す一例であ
り、金属電極配線lx1，lx2，ly1，ly2が各々Ｘ方向
及びＹ方向に交叉する様に配され、その交点に非
可逆アモルフアス半導体Ｄ１１，Ｄ２１，Ｄ１
２，Ｄ２２がサンドイツチ状にはさまれて配され
ている。この場合、例えばly1とlx1の電極に引出
し電極、Vy1，Vx1に電圧を印加すると、Ｄ１１
は当初不良導通状態にあつたものが、良導通状態
となり、その他のＤ２１，Ｄ１２，Ｄ２２は不良
導電状態のまま保持され、例えばＤ１１が“１”、
Ｄ２１，Ｄ１２，Ｄ２２が“０”の情報が書き込
まれた状態となる。この様にＤ２１，Ｄ１２，Ｄ
２２に情報を書き込むには、それぞれの交点に連
らなつた電極のＸ方向とＹ方向とに電圧を印加す
ることとなる。
り、金属電極配線lx1，lx2，ly1，ly2が各々Ｘ方向
及びＹ方向に交叉する様に配され、その交点に非
可逆アモルフアス半導体Ｄ１１，Ｄ２１，Ｄ１
２，Ｄ２２がサンドイツチ状にはさまれて配され
ている。この場合、例えばly1とlx1の電極に引出
し電極、Vy1，Vx1に電圧を印加すると、Ｄ１１
は当初不良導通状態にあつたものが、良導通状態
となり、その他のＤ２１，Ｄ１２，Ｄ２２は不良
導電状態のまま保持され、例えばＤ１１が“１”、
Ｄ２１，Ｄ１２，Ｄ２２が“０”の情報が書き込
まれた状態となる。この様にＤ２１，Ｄ１２，Ｄ
２２に情報を書き込むには、それぞれの交点に連
らなつた電極のＸ方向とＹ方向とに電圧を印加す
ることとなる。
第４図は、本発明の基本概念を示す他の一例で
あり、アモルフアス半導体膜Ｄの表面の上下に
Ｘ，Ｙ方向に交叉する電極lx1，lx2，ly1，ly2を配
し、前記と同様に例えばVx1とVy1とに電圧を印
加すると、その交点のアモルフアス半導体膜が良
導通状態となる。この場合、アモルフアス半導体
膜自体は不良導通体であるので、隣接する交点へ
は電圧が印加された電極の交点部の影響はない。
あり、アモルフアス半導体膜Ｄの表面の上下に
Ｘ，Ｙ方向に交叉する電極lx1，lx2，ly1，ly2を配
し、前記と同様に例えばVx1とVy1とに電圧を印
加すると、その交点のアモルフアス半導体膜が良
導通状態となる。この場合、アモルフアス半導体
膜自体は不良導通体であるので、隣接する交点へ
は電圧が印加された電極の交点部の影響はない。
第５図は本発明の一実施例を示す断面図であ
り、Si基板１１の表面に形成された拡散配線層１
２と１３、その上に形成された絶縁膜１４に開け
られたコンクタト穴を通して、アモルフアス半導
体膜１５、Al電極配線層１６が形成されて成り、
拡散配線層１２，１３が前記第４図の概念図のＸ
方向配線、Al電極配線６がＹ方向配線に対応し
てその交点のアモルフアス半導体部が記憶部とし
て作用する。
り、Si基板１１の表面に形成された拡散配線層１
２と１３、その上に形成された絶縁膜１４に開け
られたコンクタト穴を通して、アモルフアス半導
体膜１５、Al電極配線層１６が形成されて成り、
拡散配線層１２，１３が前記第４図の概念図のＸ
方向配線、Al電極配線６がＹ方向配線に対応し
てその交点のアモルフアス半導体部が記憶部とし
て作用する。
第６図は前記第３図の概念図を実用化した実施
例であり、Si基板２１の表面に形成された拡散配
線層２２と２３、その上に形成された絶縁膜２４
に開けられたコンタタト穴を通して部分的に形成
されたアモルフアス半導体層２５と２６、Al電
極配線層２７が形成されて成り、拡散配線層２
２，２３が前記第３図のＸ方向配線、Al電極配
線２７がＹ方向配線に対応して、その交点のアモ
ルフアス半導体膜部分２５，２６が記憶部として
作用する。
例であり、Si基板２１の表面に形成された拡散配
線層２２と２３、その上に形成された絶縁膜２４
に開けられたコンタタト穴を通して部分的に形成
されたアモルフアス半導体層２５と２６、Al電
極配線層２７が形成されて成り、拡散配線層２
２，２３が前記第３図のＸ方向配線、Al電極配
線２７がＹ方向配線に対応して、その交点のアモ
ルフアス半導体膜部分２５，２６が記憶部として
作用する。
なお上記基板にSi基板を用いたが、基板はガラ
スやサフアイヤ等絶縁質基板であつても良く、そ
の上に電極配線を行なつても良い。
スやサフアイヤ等絶縁質基板であつても良く、そ
の上に電極配線を行なつても良い。
また、アモルフアス半導体層を第６図２２，２
３の拡散配線層上からイオン打込み処理を施して
半導体基板表面に形成しても良い。
３の拡散配線層上からイオン打込み処理を施して
半導体基板表面に形成しても良い。
この様に基板の表面に形成されたＸ，Ｙ方向配
線にサンドイツチ状にはさんだ非可逆アモルフア
ス半導体装置を作成することにより低電圧で且つ
素子縦方向により高集積化できるという効果があ
る。更にアモルフアスシリコンの非可逆性を活用
すると、プログラマブルアレイの回路切替スイツ
チとして簡単な構造が実用できる。
線にサンドイツチ状にはさんだ非可逆アモルフア
ス半導体装置を作成することにより低電圧で且つ
素子縦方向により高集積化できるという効果があ
る。更にアモルフアスシリコンの非可逆性を活用
すると、プログラマブルアレイの回路切替スイツ
チとして簡単な構造が実用できる。
第１図は本発明の原理構成図を示し、第２図は
その電気的基本特性を示す。第３図と第４図は本
発明の基本構成を示す模式図、第５図と第６図は
本発明の具体例を示す断面図である。 １，Ｄ１１，Ｄ２１，Ｄ１２，Ｄ２２，Ｄ，１
５，２５…アモルフアス半導体部、２，３，lx1，
lx2，ly1，ly2，１２，１３，１６，２２，２３，
２７…電極配線、１１，２１…基板、１４，２４
…絶縁膜。
その電気的基本特性を示す。第３図と第４図は本
発明の基本構成を示す模式図、第５図と第６図は
本発明の具体例を示す断面図である。 １，Ｄ１１，Ｄ２１，Ｄ１２，Ｄ２２，Ｄ，１
５，２５…アモルフアス半導体部、２，３，lx1，
lx2，ly1，ly2，１２，１３，１６，２２，２３，
２７…電極配線、１１，２１…基板、１４，２４
…絶縁膜。
Claims (1)
- 【特許請求の範囲】 １ 第１の配線層と第２の配線層を少なくとも有
する半導体装置において、 前記第１の配線層と前記第２の配線層とがアモ
ルフアスシリコンによつて接続されていることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7454381A JPS57189393A (en) | 1981-05-18 | 1981-05-18 | Semiconductor storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7454381A JPS57189393A (en) | 1981-05-18 | 1981-05-18 | Semiconductor storage device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11302790A Division JPH0671089B2 (ja) | 1990-04-26 | 1990-04-26 | 書込み専用半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57189393A JPS57189393A (en) | 1982-11-20 |
| JPH0127520B2 true JPH0127520B2 (ja) | 1989-05-29 |
Family
ID=13550274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7454381A Granted JPS57189393A (en) | 1981-05-18 | 1981-05-18 | Semiconductor storage device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57189393A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4906987A (en) * | 1985-10-29 | 1990-03-06 | Ohio Associated Enterprises, Inc. | Printed circuit board system and method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4115872A (en) * | 1977-05-31 | 1978-09-19 | Burroughs Corporation | Amorphous semiconductor memory device for employment in an electrically alterable read-only memory |
| US4177475A (en) * | 1977-10-31 | 1979-12-04 | Burroughs Corporation | High temperature amorphous memory device for an electrically alterable read-only memory |
| US4217374A (en) * | 1978-03-08 | 1980-08-12 | Energy Conversion Devices, Inc. | Amorphous semiconductors equivalent to crystalline semiconductors |
| JPS6047672B2 (ja) * | 1978-06-16 | 1985-10-23 | セイコーエプソン株式会社 | 半導体記憶器 |
| JPS5648184A (en) * | 1979-09-26 | 1981-05-01 | Ricoh Co Ltd | Photoreading element |
-
1981
- 1981-05-18 JP JP7454381A patent/JPS57189393A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57189393A (en) | 1982-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5457649A (en) | Semiconductor memory device and write-once, read-only semiconductor memory array using amorphous-silicon and method therefor | |
| KR840007484A (ko) | 전자 매트릭스 어레이(electronic matrix array) 및 그 제조방법 | |
| US4115872A (en) | Amorphous semiconductor memory device for employment in an electrically alterable read-only memory | |
| US4782340A (en) | Electronic arrays having thin film line drivers | |
| US3699543A (en) | Combination film deposited switch unit and integrated circuits | |
| US5363329A (en) | Semiconductor memory device for use in an electrically alterable read-only memory | |
| JP3095811B2 (ja) | 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法 | |
| JPS59168665A (ja) | 半導体メモリ装置およびその製造方法 | |
| JP2535084B2 (ja) | 半導体装置の製造方法 | |
| JPH0439232B2 (ja) | ||
| JPS5812742B2 (ja) | 半導体装置 | |
| US8058097B2 (en) | Methods of forming resistive memory devices | |
| JP2006319028A (ja) | スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子 | |
| US5191550A (en) | Dual antifuse memory device | |
| JPS58105574A (ja) | 液晶表示装置 | |
| US4754318A (en) | Semiconductor device | |
| US4538167A (en) | Shorted junction type programmable read only memory semiconductor devices | |
| KR980006266A (ko) | 강유전체 메모리 장치 및 그 제조 방법 | |
| US4115799A (en) | Thin film copper transition between aluminum and indium copper films | |
| JPH02153552A (ja) | 半導体素子及びその製造方法 | |
| TWI559517B (zh) | 側壁二極體驅動裝置及使用此種裝置的記憶體 | |
| JPH0127520B2 (ja) | ||
| JPH0727980B2 (ja) | 高抵抗層を有する半導体装置 | |
| JPH02290080A (ja) | 書込み専用半導体記憶装置の製造方法 | |
| JPH0332228B2 (ja) |