JPH01276238A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH01276238A JPH01276238A JP10616688A JP10616688A JPH01276238A JP H01276238 A JPH01276238 A JP H01276238A JP 10616688 A JP10616688 A JP 10616688A JP 10616688 A JP10616688 A JP 10616688A JP H01276238 A JPH01276238 A JP H01276238A
- Authority
- JP
- Japan
- Prior art keywords
- external memory
- access
- network
- circuit
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明は、データフロー処理方式によるデータ処理装
置に関する。
置に関する。
〈従来の技術〉
従来、データフロー処理方式によるデータ処理装置とし
ては、複数個のデータフロー処理方式のマイクロプロセ
ッサ（以下、ＰＥと略称する）をネットワークで接続し
、このＰＥにそれぞれ外部メモリをアクセス回路を介し
て接続するようにしたものがある。
ては、複数個のデータフロー処理方式のマイクロプロセ
ッサ（以下、ＰＥと略称する）をネットワークで接続し
、このＰＥにそれぞれ外部メモリをアクセス回路を介し
て接続するようにしたものがある。
このようなデータ処理装置の１例を第３図に示す。
このデータ処理装置は、４つのＰＥ（ＰＥＩ、ＰＥ２．
ＰＥ３．ＰＥ４）をホスト計算機に接続されたＰＥ間ネ
ットワーク３０で接続し、この４つのＰＥにそれぞれ外
部メモリ３１，３２．３３．３４を、アクセス回路３６
．３７，３８．３９を介して接続している。
ＰＥ３．ＰＥ４）をホスト計算機に接続されたＰＥ間ネ
ットワーク３０で接続し、この４つのＰＥにそれぞれ外
部メモリ３１，３２．３３．３４を、アクセス回路３６
．３７，３８．３９を介して接続している。
そして、例えばＰＥＩｈ＜ＰＥ２の外部メモリ３２をア
クセスする場合は、外部メモリアクセス用のトークンが
破線の矢印で示したようにＰＥ２の内部を通過したのち
アクセス回路３７を経由して外部メモリ３２に至り、外
部メモリ３２に必要な内容を書き込んだり、外部メモリ
３２に書き込まれている内容を読み出す。そして、処理
が済んだあとの結果トークンがアクセス回路３７および
ＰＥ２を経由してＰＥＩに戻るようになっている。
クセスする場合は、外部メモリアクセス用のトークンが
破線の矢印で示したようにＰＥ２の内部を通過したのち
アクセス回路３７を経由して外部メモリ３２に至り、外
部メモリ３２に必要な内容を書き込んだり、外部メモリ
３２に書き込まれている内容を読み出す。そして、処理
が済んだあとの結果トークンがアクセス回路３７および
ＰＥ２を経由してＰＥＩに戻るようになっている。
すなわち、各ＰＥが自ＰＥ以外のＰＥに接続された外部
メモリをアクセスする場合は、アクセス用トークンが自
ＰＥ以外のＰＥの内部を通過するようになっている。
メモリをアクセスする場合は、アクセス用トークンが自
ＰＥ以外のＰＥの内部を通過するようになっている。
〈発明が解決しようとする課題〉
このように、上記従来のデータ処理装置では、各ＰＥが
自ＰＥ以外のＰＥに接続された外部メモリをアクセスす
る場合には、アクセス用トークンが自ＰＥ以外のＰＥの
内部を通過しければならないため、通過ＰＥにおいて外
部メモリアクセス用の処理を行う必要があり、アクセス
時間が、自ＰＥに接続された外部メモリをアクセスする
場合に比べて、ＰＥ間ネットワーク通信時間およびＰＥ
内内通待時間分だけ遅くなるという問題があった。
自ＰＥ以外のＰＥに接続された外部メモリをアクセスす
る場合には、アクセス用トークンが自ＰＥ以外のＰＥの
内部を通過しければならないため、通過ＰＥにおいて外
部メモリアクセス用の処理を行う必要があり、アクセス
時間が、自ＰＥに接続された外部メモリをアクセスする
場合に比べて、ＰＥ間ネットワーク通信時間およびＰＥ
内内通待時間分だけ遅くなるという問題があった。
そこで、この発明の目的は、各ＰＥが自ＰＥ以外のＰＥ
に接続された外部メモリをアクセスする場合のアクセス
時間を短かくしたデータ処理装置を提供することにある
。
に接続された外部メモリをアクセスする場合のアクセス
時間を短かくしたデータ処理装置を提供することにある
。
く課題を解決するための手段〉
上記目的を達成するため、この発明は、複数個のＰＥを
ネットワークで接続し、上記各ＰＥにそれぞれ外部メモ
リをアクセス回路を介して接続したデータ処理装置にお
いて、上記複数のアクセス回路をネットワークで接続し
、このネットワークを介して上記＠ＰＥが、自ＰＥ以外
のＰＥに接続された外部メモリを、自ＰＥ以外のＰＥを
経由せずにアクセスできるようにしたことを特徴として
いる。
ネットワークで接続し、上記各ＰＥにそれぞれ外部メモ
リをアクセス回路を介して接続したデータ処理装置にお
いて、上記複数のアクセス回路をネットワークで接続し
、このネットワークを介して上記＠ＰＥが、自ＰＥ以外
のＰＥに接続された外部メモリを、自ＰＥ以外のＰＥを
経由せずにアクセスできるようにしたことを特徴として
いる。
〈作用〉
上記構成において、各ＰＥが、複数のアクセス回路を接
続するネットワークを介して、自ＰＥ以外のＰＥに接続
された外部メモリを自ＰＥ以外のＰＥを経由せずにアク
セスする。従って、各ＰＥが自ＰＥ以外のＰＥに接続さ
れた外部メモリをアクセスする時間が短かくなる。
続するネットワークを介して、自ＰＥ以外のＰＥに接続
された外部メモリを自ＰＥ以外のＰＥを経由せずにアク
セスする。従って、各ＰＥが自ＰＥ以外のＰＥに接続さ
れた外部メモリをアクセスする時間が短かくなる。
〈実施例〉
以下、この発明を図示の実施例により詳細に説明する。
第１図は本実施例のデータ処理装置の構成図であり、第
２図はこのデータ処理装置における外部メモリをアクセ
スするためのアクセス回路のブロック図である。
２図はこのデータ処理装置における外部メモリをアクセ
スするためのアクセス回路のブロック図である。
第１図に示すように、このデータ処理装置は４つのＰＥ
（ＰＥ １．ＰＥ２．ＰＥ３．ＰＥ４）を、ホスト計算
機に接続されたＰＥ間ネットワークｌＯで接続している
。上記ＰＥ １．ＰＥ２．ＰＥ３．ＰＥ４はそれぞれ外
部メモリｌ １．＋ ２．１３．１４をこの外部メモリ
をアクセスするためのアクセス回路１６．１７，１８．
１９を介して接続している。
（ＰＥ １．ＰＥ２．ＰＥ３．ＰＥ４）を、ホスト計算
機に接続されたＰＥ間ネットワークｌＯで接続している
。上記ＰＥ １．ＰＥ２．ＰＥ３．ＰＥ４はそれぞれ外
部メモリｌ １．＋ ２．１３．１４をこの外部メモリ
をアクセスするためのアクセス回路１６．１７，１８．
１９を介して接続している。
そして、このアクセス回路１６．１７，１８．１９を外
部メモリ間ネットワーク２０で接続している。
部メモリ間ネットワーク２０で接続している。
上記アクセス回路１６．１７．１８．１９は全て同一構
成であり、その構成を第２図にアクセス回路Ｉ６を例に
とって示す。このアクセス回路１６はＰＥ番号セット回
路２１、外部メモリアクセス前合流回路２２、分岐回路
２３、外部メモリアクセス後合流回路２４、分岐回路２
５から構成されている。そして、上記合流回路２２，２
４、分岐回路２３．２５に上記外部メモリ間ネットワー
ク２０を接続している。
成であり、その構成を第２図にアクセス回路Ｉ６を例に
とって示す。このアクセス回路１６はＰＥ番号セット回
路２１、外部メモリアクセス前合流回路２２、分岐回路
２３、外部メモリアクセス後合流回路２４、分岐回路２
５から構成されている。そして、上記合流回路２２，２
４、分岐回路２３．２５に上記外部メモリ間ネットワー
ク２０を接続している。
以下、このアクセス回路！６の動作について説明する。
ＰＥ番号セット回路２１はＰＥＩから出された外部メモ
リアクセス用トークンに戻り先として使われるＰＥ番号
をセットし、このトークンを合流 −回路２２に出
力する。合流回路２２ではこのトークンと他のＰＥから
出された外部メモリアクセス用トークンとが合流し、分
岐回路２３に出力される。分岐回路２３は入力されたト
ークンに付されたアクセスアドレスあるいは指定フラグ
からそのトークンの行先を判定し、その行先に応じて外
部メモリ１１へ出力するかあるいは外部メモリ間ネット
ワーク２０へ出力する。
リアクセス用トークンに戻り先として使われるＰＥ番号
をセットし、このトークンを合流 −回路２２に出
力する。合流回路２２ではこのトークンと他のＰＥから
出された外部メモリアクセス用トークンとが合流し、分
岐回路２３に出力される。分岐回路２３は入力されたト
ークンに付されたアクセスアドレスあるいは指定フラグ
からそのトークンの行先を判定し、その行先に応じて外
部メモリ１１へ出力するかあるいは外部メモリ間ネット
ワーク２０へ出力する。
外部メモリ１１へ出力されたトークンがそこで必要な処
理がされると、結果トークンが合流回路２４に出力され
る。合流回路２４では、この結果トークンと外部メモリ
間ネットワーク２０を経由してきたトークンとが合流し
、分岐回路２５に出力される。この分岐回路２５は入力
されたトークンのＰＥ番号を判定し、そのＰＥ番号が上
記ＰＥ番号セット回路２１でセットされた番号であれば
そのトークンをＰＥＩへ出力し、そうでなければ外部メ
モリ間ネットワーク２０へ出力する。
理がされると、結果トークンが合流回路２４に出力され
る。合流回路２４では、この結果トークンと外部メモリ
間ネットワーク２０を経由してきたトークンとが合流し
、分岐回路２５に出力される。この分岐回路２５は入力
されたトークンのＰＥ番号を判定し、そのＰＥ番号が上
記ＰＥ番号セット回路２１でセットされた番号であれば
そのトークンをＰＥＩへ出力し、そうでなければ外部メ
モリ間ネットワーク２０へ出力する。
いま、ＰＥＩから出力された外部メモリアクセス用トー
クンの行先が外部メモリ２であれば、分岐回路２３から
外部メモリ１１に出力され、その結果トークンが合流回
路２４、分岐回路２５を経てＰＥＩに戻る。一方、上記
行先が外部メモリ１１以外の外部メモリであれば分岐回
路２３から外部メモリ間ネットワーク２０へ出力され、
その行先の外部メモリで必要な処理がされたのち、その
結果トークンが外部メモリネットワーク２０、合流回路
２４、分岐回路２５を経てＰＥＩに戻る。
クンの行先が外部メモリ２であれば、分岐回路２３から
外部メモリ１１に出力され、その結果トークンが合流回
路２４、分岐回路２５を経てＰＥＩに戻る。一方、上記
行先が外部メモリ１１以外の外部メモリであれば分岐回
路２３から外部メモリ間ネットワーク２０へ出力され、
その行先の外部メモリで必要な処理がされたのち、その
結果トークンが外部メモリネットワーク２０、合流回路
２４、分岐回路２５を経てＰＥＩに戻る。
例えば、ＰＥＩがＰＥ２の外部メモリ１２をアクセスす
る場合は、トークンの流れは第１図に破線の矢印で示し
たようになる。
る場合は、トークンの流れは第１図に破線の矢印で示し
たようになる。
このように、各ＰＥがメモリ間ネットワーク２０を介し
て自ＰＥ以外のＰＥに接続された外部メモリを、自ＰＥ
以外のＰＥを経由什ずにアクセスできるようになってい
る。このため、自ＰＥ以外のＰＥに接続された外部メモ
リへのアクセス時間が短かくなる。また、自ＰＥ以外の
ＰＥを経由せ ゛ずに外部メモリをアクセスできる
ので、自ＰＥ以外のＰＥに対して外部メモリアクセスの
ための手続を書く必要がなく、外部メモリアクセスに関
する手続きが簡単となり、このことにより、本装置用の
高級言語を作成した場合、外部メモリアクセスに関する
コード発生が簡単になる。また、外部メモリ間ネットワ
ーク２０を設けたことにより、各ＰＥが外部メモリをア
クセスするためのネットワーク上のトラフィックが増加
し、処理能力が大きくなる。
て自ＰＥ以外のＰＥに接続された外部メモリを、自ＰＥ
以外のＰＥを経由什ずにアクセスできるようになってい
る。このため、自ＰＥ以外のＰＥに接続された外部メモ
リへのアクセス時間が短かくなる。また、自ＰＥ以外の
ＰＥを経由せ ゛ずに外部メモリをアクセスできる
ので、自ＰＥ以外のＰＥに対して外部メモリアクセスの
ための手続を書く必要がなく、外部メモリアクセスに関
する手続きが簡単となり、このことにより、本装置用の
高級言語を作成した場合、外部メモリアクセスに関する
コード発生が簡単になる。また、外部メモリ間ネットワ
ーク２０を設けたことにより、各ＰＥが外部メモリをア
クセスするためのネットワーク上のトラフィックが増加
し、処理能力が大きくなる。
上記実施例においては、ＰＥおよび外部メモリの数を４
個とし、これらを接続するＰＥ間ネットワークおよび外
部メモリ間ネットワークを第１図に示すような接続方式
としたが、もちろんＰＥおよび外部メモリの数は４個に
限定されるものではなく、またＰＥ間ネットワークおよ
び外部メモリ間ネットワークの接続方式は第１図に示す
方式に限定されるものではない。
個とし、これらを接続するＰＥ間ネットワークおよび外
部メモリ間ネットワークを第１図に示すような接続方式
としたが、もちろんＰＥおよび外部メモリの数は４個に
限定されるものではなく、またＰＥ間ネットワークおよ
び外部メモリ間ネットワークの接続方式は第１図に示す
方式に限定されるものではない。
また、上記実施例においては、外部メモリをアクセスす
るためのアクセス回路にＰＥ番号セット回路２１．合流
回路２２，２４、分岐回路２３，２５を設けたが、ＰＥ
番号セット回路はそれぞれのＰＥに組み込むようにして
らよく、合流回路および分岐回路はそれぞれの外部メモ
リに組み込むようにしてもよい。
るためのアクセス回路にＰＥ番号セット回路２１．合流
回路２２，２４、分岐回路２３，２５を設けたが、ＰＥ
番号セット回路はそれぞれのＰＥに組み込むようにして
らよく、合流回路および分岐回路はそれぞれの外部メモ
リに組み込むようにしてもよい。
〈発明の効果〉
以上より明らかなように、この発明のデータ処理装置は
、ネットワークで接続された複数のＰＥのそれぞれに接
続された外部メモリのアクセス回路をネットワークで接
続し、このネットワークを介して各ＰＥが、自ＰＥ以外
のＰＥに接続された外部メモリを、自ＰＥ以外のＰＥを
経由せずにアクセスできるので、以下の効果がある。
、ネットワークで接続された複数のＰＥのそれぞれに接
続された外部メモリのアクセス回路をネットワークで接
続し、このネットワークを介して各ＰＥが、自ＰＥ以外
のＰＥに接続された外部メモリを、自ＰＥ以外のＰＥを
経由せずにアクセスできるので、以下の効果がある。
■自ＰＥ以外のＰＥに対して外部メモリアクセスのため
の手続を書く必要がなく、外部メモリアクセスに関する
手続きが簡単となる。
の手続を書く必要がなく、外部メモリアクセスに関する
手続きが簡単となる。
■従って、本装置用の高級言語を作成した場合、外部メ
モリアクセスに関するコード発生が簡単になる。
モリアクセスに関するコード発生が簡単になる。
■ＰＥが外部メモリをアクセスするためのネットワーク
上のトラフィックか増加し、処理能力が大きくなる。
上のトラフィックか増加し、処理能力が大きくなる。
■自ＰＥ以外のＰＥに接続された外部メモリへのアクセ
ス時間が短かくなる。
ス時間が短かくなる。
第１図はこの発明の一実施例の構成を示すブロック図、
第２図は上記実施例におけるアクセス回路を示すブロッ
ク図、第３図は従来例の構成を示すブロック図である。 １）Ｅｌ、２，３，４・・・データフロー処理方式のマ
イクロプロセッサ、 １０・・・ＰＥ間ネットワーク、 １１．１２，１３．１４・・・外部メモリ、＋ ６．１
７．１８．１９・・・アクセス回路、２０・・・外部メ
モリ間ネットワーク。
第２図は上記実施例におけるアクセス回路を示すブロッ
ク図、第３図は従来例の構成を示すブロック図である。 １）Ｅｌ、２，３，４・・・データフロー処理方式のマ
イクロプロセッサ、 １０・・・ＰＥ間ネットワーク、 １１．１２，１３．１４・・・外部メモリ、＋ ６．１
７．１８．１９・・・アクセス回路、２０・・・外部メ
モリ間ネットワーク。
Claims (1)
- （１）複数個のデータフロー処理方式のマイクロプロセ
ッサをネットワークで接続し、上記各マイクロプロセッ
サにそれぞれ外部メモリをアクセス回路を介して接続し
たデータ処理装置において、上記複数のアクセス回路を
ネットワークで接続し、このネットワークを介して上記
各マイクロプロセッサが、自マイクロプロセッサ以外の
マイクロプロセッサに接続された外部メモリを、自マイ
クロプロセッサ以外のマイクロプロセッサを経由せずに
アクセスできるようにしたことを特徴とするデータ処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10616688A JPH0650529B2 (ja) | 1988-04-27 | 1988-04-27 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10616688A JPH0650529B2 (ja) | 1988-04-27 | 1988-04-27 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01276238A true JPH01276238A (ja) | 1989-11-06 |
| JPH0650529B2 JPH0650529B2 (ja) | 1994-06-29 |
Family
ID=14426693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10616688A Expired - Lifetime JPH0650529B2 (ja) | 1988-04-27 | 1988-04-27 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650529B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991010967A1 (fr) * | 1990-01-09 | 1991-07-25 | Hajime Seki | Systeme d'ordinateur electronique et son processeur d'operations |
-
1988
- 1988-04-27 JP JP10616688A patent/JPH0650529B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991010967A1 (fr) * | 1990-01-09 | 1991-07-25 | Hajime Seki | Systeme d'ordinateur electronique et son processeur d'operations |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0650529B2 (ja) | 1994-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60108937A (ja) | 超大規模集積回路 | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| JPH01276238A (ja) | データ処理装置 | |
| JPS6347835A (ja) | パイプライン計算機 | |
| JPH04120652A (ja) | 並列処理装置 | |
| JPH06124207A (ja) | サブルーチン分岐命令実行方法 | |
| JPS58107977A (ja) | 記憶装置へのアクセス方式 | |
| JPS6315353A (ja) | デ−タ転送回路 | |
| JPH02281341A (ja) | デバッグ時のライトデータ確認方法 | |
| JPH02139652A (ja) | マイクロ・コンピューター | |
| JPS59188779A (ja) | ベクトル処理装置 | |
| JPH0368045A (ja) | 主記憶制御方式 | |
| JPH02257241A (ja) | メモリアクセス競合改善方式 | |
| JPH086905A (ja) | マルチポートｒａｍのアクセス調停回路 | |
| JPS6152768A (ja) | マルチプロセツサシステムの割込み制御機構 | |
| JPS6095667A (ja) | 外部アドレス空間高速アクセス方式 | |
| JPS5936838A (ja) | インタフエ−ス制御方式 | |
| JPS6257050A (ja) | 共有メモリ装置 | |
| JPH07121483A (ja) | 共有メモリアクセス制御回路 | |
| JPS635460A (ja) | 並列計算機 | |
| JPH03233740A (ja) | メモリアクセス装置 | |
| JPS598057A (ja) | メモリ装置 | |
| JPS60117361A (ja) | 記憶装置接続方式 | |
| JPH0236457A (ja) | データ転送方法 | |
| JPH035849A (ja) | 記憶装置アクセス選択方式 |