JPH0650529B2 - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH0650529B2 JPH0650529B2 JP10616688A JP10616688A JPH0650529B2 JP H0650529 B2 JPH0650529 B2 JP H0650529B2 JP 10616688 A JP10616688 A JP 10616688A JP 10616688 A JP10616688 A JP 10616688A JP H0650529 B2 JPH0650529 B2 JP H0650529B2
- Authority
- JP
- Japan
- Prior art keywords
- external memory
- access
- network
- circuit
- token
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Multi Processors (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、データフロー処理方式によるデータ処理装
置に関する。
置に関する。
〈従来の技術〉 従来、データフロー処理方式によるデータ処理装置とし
ては、複数個のデータフロー処理方式のマイクロプロセ
ッサ（以下、ＰＥと略称する）をネットワークで接続
し、このＰＥにそれぞれ外部メモリをアクセス回路を介
して接続するようにしたものがある。
ては、複数個のデータフロー処理方式のマイクロプロセ
ッサ（以下、ＰＥと略称する）をネットワークで接続
し、このＰＥにそれぞれ外部メモリをアクセス回路を介
して接続するようにしたものがある。
このようなデータ処理装置の１例を第３図に示す。
このデータ処理装置は、４つのＰＥ（ＰＥ１，ＰＥ２，
ＰＥ３，ＰＥ４）をホスト計算機に接続されたＰＥ間ネ
ットワーク３０で接続し、この４つのＰＥにそれぞれ外
部メモリ３１，３２，３３，３４を、アクセス回路３
６，３７，３８，３９を介して接続している。
ＰＥ３，ＰＥ４）をホスト計算機に接続されたＰＥ間ネ
ットワーク３０で接続し、この４つのＰＥにそれぞれ外
部メモリ３１，３２，３３，３４を、アクセス回路３
６，３７，３８，３９を介して接続している。
そして、例えばＰＥ１がＰＥ２の外部メモリ３２をアク
セスする場合は、外部メモリアクセス用のトークンが破
線の矢印で示したようにＰＥ２の内部を通過したのちア
クセス回路３７を経由して外部メモリ３２に至り、外部
メモリ３２に必要な書き込んだり、外部メモリ３２に書
き込まれている内容を読み出す。そして、処理が済んだ
あとの結果トークンがアクセス回路３７およびＰＥ２を
経由してＰＥ１に戻るようになっている。
セスする場合は、外部メモリアクセス用のトークンが破
線の矢印で示したようにＰＥ２の内部を通過したのちア
クセス回路３７を経由して外部メモリ３２に至り、外部
メモリ３２に必要な書き込んだり、外部メモリ３２に書
き込まれている内容を読み出す。そして、処理が済んだ
あとの結果トークンがアクセス回路３７およびＰＥ２を
経由してＰＥ１に戻るようになっている。
すなわち、各ＰＥが自ＰＥ以外のＰＥに接続された外部
メモリをアクセスする場合は、アクセス用トークンが自
ＰＥ以外のＰＥの内部を通過するようになっている。
メモリをアクセスする場合は、アクセス用トークンが自
ＰＥ以外のＰＥの内部を通過するようになっている。
〈発明が解決しようとする課題〉 このように、上記従来のデータ処理装置では、各ＰＥが
自ＰＥ以外のＰＥに接続された外部メモリをアクセスす
る場合には、アクセス用トークンが自ＰＥ以外のＰＥの
内部を通過しなければならないため、通過ＰＥにおいて
外部メモリアクセス用の処理を行う必要があり、アクセ
ス時間が、自ＰＥに接続された外部メモリをアクセスす
る場合に比べて、ＰＥ間ネットワーク通信時間およびＰ
Ｅ内通過時間の分だけ遅くなるという問題があった。
自ＰＥ以外のＰＥに接続された外部メモリをアクセスす
る場合には、アクセス用トークンが自ＰＥ以外のＰＥの
内部を通過しなければならないため、通過ＰＥにおいて
外部メモリアクセス用の処理を行う必要があり、アクセ
ス時間が、自ＰＥに接続された外部メモリをアクセスす
る場合に比べて、ＰＥ間ネットワーク通信時間およびＰ
Ｅ内通過時間の分だけ遅くなるという問題があった。
そこで、この発明の目的は、各ＰＥが自ＰＥ以外のＰＥ
に接続された外部メモリをアクセスする場合のアクセス
時間を短かくしたデータ処理装置を提供することにあ
る。
に接続された外部メモリをアクセスする場合のアクセス
時間を短かくしたデータ処理装置を提供することにあ
る。
〈課題を解決するための手段〉 上記目的を達成するため、この発明は、複数個のＰＥを
ネットワークで接続し、上記各ＰＥにそれぞれ外部メモ
リをアクセス回路を介して接続したデータ処理装置にお
いて、上記複数のアクセス回路をネットワークで接続
し、このネットワークを介して上記各ＰＥが、自ＰＥ以
外のＰＥに接続された外部メモリを、自ＰＥ以外のＰＥ
を経由せずにアクセスできるようにしたことを特徴とし
ている。
ネットワークで接続し、上記各ＰＥにそれぞれ外部メモ
リをアクセス回路を介して接続したデータ処理装置にお
いて、上記複数のアクセス回路をネットワークで接続
し、このネットワークを介して上記各ＰＥが、自ＰＥ以
外のＰＥに接続された外部メモリを、自ＰＥ以外のＰＥ
を経由せずにアクセスできるようにしたことを特徴とし
ている。
〈作用〉 上記構成において、各ＰＥが、複数のアクセス回路を接
続するネットワークを介して、自ＰＥ以外のＰＥに接続
された外部メモリを自ＰＥ以外のＰＥを経由せずにアク
セスする。従って、各ＰＥが自ＰＥ以外のＰＥに接続さ
れた外部メモリをアクセスする時間が短かくなる。
続するネットワークを介して、自ＰＥ以外のＰＥに接続
された外部メモリを自ＰＥ以外のＰＥを経由せずにアク
セスする。従って、各ＰＥが自ＰＥ以外のＰＥに接続さ
れた外部メモリをアクセスする時間が短かくなる。
〈実施例〉 以下、この発明を図示の実施例により詳細に説明する。
第１図は本実施例のデータ処理装置の構成図であり、第
２図はこのデータ処理装置における外部メモリをアクセ
スするためのアクセス回路のブロック図である。
２図はこのデータ処理装置における外部メモリをアクセ
スするためのアクセス回路のブロック図である。
第１図に示すように、このデータ処理装置は４つのＰＥ
（ＰＥ１，ＰＥ２，ＰＥ３，ＰＥ４）を、ホスト計算機
に接続されたＰＥ間ネットワーク１０で接続している。
上記ＰＥ１，ＰＥ２，ＰＥ３，ＰＥ４はそれぞれ外部メ
モリ１１，１２，１３，１４をこの外部メモリをアクセ
スするためのアクセス回路１６，１７，１８，１９を介
して接続している。そして、このアクセス回路１６，１
７，１８，１９を外部メモリ間ネットワーク２０で接続
している。
（ＰＥ１，ＰＥ２，ＰＥ３，ＰＥ４）を、ホスト計算機
に接続されたＰＥ間ネットワーク１０で接続している。
上記ＰＥ１，ＰＥ２，ＰＥ３，ＰＥ４はそれぞれ外部メ
モリ１１，１２，１３，１４をこの外部メモリをアクセ
スするためのアクセス回路１６，１７，１８，１９を介
して接続している。そして、このアクセス回路１６，１
７，１８，１９を外部メモリ間ネットワーク２０で接続
している。
上記アクセス回路１６，１７，１８，１９は全て同一構
成であり、その構成を第２図にアクセス回路１６を例に
とって示す。このアクセス回路１６はＰＥ番号セット回
路２１、外部メモリアクセス前合流回路２２、分岐回路
２３、外部メモリアクセス後合流回路２４、分岐回路２
５から構成されている。そして、上記合流回路２２，２
４、分岐回路２３，２５に上記外部メモリ間ネットワー
ク２０を接続している。
成であり、その構成を第２図にアクセス回路１６を例に
とって示す。このアクセス回路１６はＰＥ番号セット回
路２１、外部メモリアクセス前合流回路２２、分岐回路
２３、外部メモリアクセス後合流回路２４、分岐回路２
５から構成されている。そして、上記合流回路２２，２
４、分岐回路２３，２５に上記外部メモリ間ネットワー
ク２０を接続している。
以下、このアクセス回路１６の動作について説明する。
ＰＥ番号セット回路２１はＰＥ１から出された外部メモ
リアクセス用トークンに戻り先として使われるＰＥ番号
をセットし、このトークンを合流回路２２に出力する。
合流回路２２ではこのトークンと他のＰＥから出された
外部メモリアクセス用トークンとが合流し、分岐回路２
３に出力される。分岐回路２３は入力されたトークンに
付されたアクセスアドレスあるいは指定フラグからその
トークンの行先を判定し、その行先に応じて外部メモリ
１１へ出力するかあるいは外部メモリ間ネットワーク２
０へ出力する。
リアクセス用トークンに戻り先として使われるＰＥ番号
をセットし、このトークンを合流回路２２に出力する。
合流回路２２ではこのトークンと他のＰＥから出された
外部メモリアクセス用トークンとが合流し、分岐回路２
３に出力される。分岐回路２３は入力されたトークンに
付されたアクセスアドレスあるいは指定フラグからその
トークンの行先を判定し、その行先に応じて外部メモリ
１１へ出力するかあるいは外部メモリ間ネットワーク２
０へ出力する。
外部メモリ１１へ出力されたトークンがそこで必要な処
理がされると、結果トークンが合流回路２４に出力され
る。合流回路２４では、この結果トークンと外部メモリ
間ネットワーク２０を経由してきたトークンとが合流
し、分岐回路２５に出力される。この分岐回路２５は入
力されたトークンのＰＥ番号を判定し、そのＰＥ番号が
上記ＰＥ番号セット回路２１でセットされた番号であれ
ばそのトークンをＰＥ１へ出力し、そうでなければ外部
メモリ間ネットワーク２０へ出力する。
理がされると、結果トークンが合流回路２４に出力され
る。合流回路２４では、この結果トークンと外部メモリ
間ネットワーク２０を経由してきたトークンとが合流
し、分岐回路２５に出力される。この分岐回路２５は入
力されたトークンのＰＥ番号を判定し、そのＰＥ番号が
上記ＰＥ番号セット回路２１でセットされた番号であれ
ばそのトークンをＰＥ１へ出力し、そうでなければ外部
メモリ間ネットワーク２０へ出力する。
いま、ＰＥ１から出力された外部メモリアクセス用トー
クンの行先が外部メモリ１１であれば、分岐回路２３か
ら外部メモリ１１に出力され、その結果トークンが合流
回路２４、分岐回路２５を経てＰＥ１に戻る。一方、上
記行先が外部メモリ１１以外の外部メモリであれば分岐
回路２３から外部メモリ間ネットワーク２０へ出力さ
れ、その行先の外部メモリで必要な処理がされたのち、
その結果トークンが外部メモリネットワーク２０、合流
回路２４、分岐回路２５を経てＰＥ１に戻る。例えば、
ＰＥ１がＰＥ２の外部メモリ１２をアクセスする場合
は、トークンの流れは第１図に破線の矢印で示したよう
になる。
クンの行先が外部メモリ１１であれば、分岐回路２３か
ら外部メモリ１１に出力され、その結果トークンが合流
回路２４、分岐回路２５を経てＰＥ１に戻る。一方、上
記行先が外部メモリ１１以外の外部メモリであれば分岐
回路２３から外部メモリ間ネットワーク２０へ出力さ
れ、その行先の外部メモリで必要な処理がされたのち、
その結果トークンが外部メモリネットワーク２０、合流
回路２４、分岐回路２５を経てＰＥ１に戻る。例えば、
ＰＥ１がＰＥ２の外部メモリ１２をアクセスする場合
は、トークンの流れは第１図に破線の矢印で示したよう
になる。
このように、各ＰＥがメモリ間ネットワーク２０を介し
て自ＰＥ以外のＰＥに接続された外部メモリを、自ＰＥ
以外のＰＥを経由せずにアクセスできるようになってい
る。このため、自ＰＥ以外のＰＥに接続された外部メモ
リへのアクセス時間が短かくなる。また、自ＰＥ以外の
ＰＥを経由せずに外部メモリをアクセスできるので、自
ＰＥ以外のＰＥに対して外部メモリアクセスのための手
続を書く必要がなく、外部メモリアクセスに関する手続
きが簡単となり、このことにより、本装置用の高級言語
を作成した場合、外部メモリアクセスに関するコード発
生が簡単になる。また、外部メモリ間ネットワーク２０
を設けたことにより、各ＰＥが外部メモリをアクセスす
るためのネットワーク上のトラフィックが増加し、処理
能力が大きくなる。
て自ＰＥ以外のＰＥに接続された外部メモリを、自ＰＥ
以外のＰＥを経由せずにアクセスできるようになってい
る。このため、自ＰＥ以外のＰＥに接続された外部メモ
リへのアクセス時間が短かくなる。また、自ＰＥ以外の
ＰＥを経由せずに外部メモリをアクセスできるので、自
ＰＥ以外のＰＥに対して外部メモリアクセスのための手
続を書く必要がなく、外部メモリアクセスに関する手続
きが簡単となり、このことにより、本装置用の高級言語
を作成した場合、外部メモリアクセスに関するコード発
生が簡単になる。また、外部メモリ間ネットワーク２０
を設けたことにより、各ＰＥが外部メモリをアクセスす
るためのネットワーク上のトラフィックが増加し、処理
能力が大きくなる。
上記実施例においては、ＰＥおよび外部メモリの数を４
個とし、これらを接続するＰＥ間ネットワークおよび外
部メモリ間ネットワークを第１図に示すような接続方式
としたが、もちろんＰＥおよび外部メモリの数は４個に
限定されるものではなく、またＰＥ間ネットワークおよ
び外部メモリ間ネットワークの接続方式は第１図に示す
方式に限定されるものではない。
個とし、これらを接続するＰＥ間ネットワークおよび外
部メモリ間ネットワークを第１図に示すような接続方式
としたが、もちろんＰＥおよび外部メモリの数は４個に
限定されるものではなく、またＰＥ間ネットワークおよ
び外部メモリ間ネットワークの接続方式は第１図に示す
方式に限定されるものではない。
また、上記実施例においては、外部メモリをアクセスす
るためのアクセス回路にＰＥ番号セット回路２１、合流
回路２２，２４、分岐回路２３，２５を設けたが、ＰＥ
番号セット回路はそれぞれのＰＥに組み込むようにして
もよく、合流回路および分岐回路はそれぞれの外部メモ
リに組み込むようにしてもよい。
るためのアクセス回路にＰＥ番号セット回路２１、合流
回路２２，２４、分岐回路２３，２５を設けたが、ＰＥ
番号セット回路はそれぞれのＰＥに組み込むようにして
もよく、合流回路および分岐回路はそれぞれの外部メモ
リに組み込むようにしてもよい。
〈発明の効果〉 以上より明らかなように、この発明のデータ処理装置
は、ネットワークで接続された複数のＰＥのそれぞれに
接続された外部メモリのアクセス回路をネットワークで
接続し、このネットワークを介して各ＰＥが、自ＰＥ以
外のＰＥに接続された外部メモリを、自ＰＥ以外のＰＥ
を経由せずにアクセスできるので、以下の効果がある。
は、ネットワークで接続された複数のＰＥのそれぞれに
接続された外部メモリのアクセス回路をネットワークで
接続し、このネットワークを介して各ＰＥが、自ＰＥ以
外のＰＥに接続された外部メモリを、自ＰＥ以外のＰＥ
を経由せずにアクセスできるので、以下の効果がある。
自ＰＥ以外のＰＥに対して外部メモリアクセスのため
の手続を書く必要がなく、外部メモリアクセスに関する
手続きが簡単となる。
の手続を書く必要がなく、外部メモリアクセスに関する
手続きが簡単となる。
従って、本装置用の高級言語を作成した場合、外部メ
モリアクセスに関するコード発生が簡単になる。
モリアクセスに関するコード発生が簡単になる。
ＰＥが外部メモリをアクセスするためのネットワーク
上のトラフィックが増加し、処理能力が大きくなる。
上のトラフィックが増加し、処理能力が大きくなる。
自ＰＥ以外のＰＥに接続された外部メモリへのアクセ
ス時間が短かくなる。
ス時間が短かくなる。
第１図はこの発明の一実施例の構成を示すブロック図、
第２図は上記実施例におけるアクセス回路を示すブロッ
ク図、第３図は従来例の構成を示すブロック図である。 ＰＥ１，２，３，４…データフロー処理方式のマイクロ
プロセッサ、 １０…ＰＥ間ネットワーク、 １１，１２，１３，１４…外部メモリ、 １６，１７，１８，１９…アクセス回路、 ２０…外部メモリ間ネットワーク。
第２図は上記実施例におけるアクセス回路を示すブロッ
ク図、第３図は従来例の構成を示すブロック図である。 ＰＥ１，２，３，４…データフロー処理方式のマイクロ
プロセッサ、 １０…ＰＥ間ネットワーク、 １１，１２，１３，１４…外部メモリ、 １６，１７，１８，１９…アクセス回路、 ２０…外部メモリ間ネットワーク。
Claims (1)
- 【請求項１】複数個のデータフロー処理方式のマイクロ
プロセッサをネットワークで接続し、上記各マイクロプ
ロセッサにそれぞれ外部メモリをアクセス回路を介して
接続したデータ処理装置において、 上記複数のアクセス回路をネットワークで接続し、この
ネットワークを介して上記各マイクロプロセッサが、自
マイクロプロセッサ以外のマイクロプロセッサに接続さ
れた外部メモリを、自マイクロプロセッサ以外のマイク
ロプロセッサを経由せずにアクセスできるようにしたこ
とを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10616688A JPH0650529B2 (ja) | 1988-04-27 | 1988-04-27 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10616688A JPH0650529B2 (ja) | 1988-04-27 | 1988-04-27 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01276238A JPH01276238A (ja) | 1989-11-06 |
| JPH0650529B2 true JPH0650529B2 (ja) | 1994-06-29 |
Family
ID=14426693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10616688A Expired - Lifetime JPH0650529B2 (ja) | 1988-04-27 | 1988-04-27 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650529B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5333320A (en) * | 1990-01-09 | 1994-07-26 | Hajime Seki | Electronic computer system and processor element used with the computer system |
-
1988
- 1988-04-27 JP JP10616688A patent/JPH0650529B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01276238A (ja) | 1989-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0650529B2 (ja) | データ処理装置 | |
| JPH0546527A (ja) | デユアルポートメモリ回路 | |
| JPS59197946A (ja) | メモリ装置 | |
| JPS59148966A (ja) | データ処理システム | |
| JP3226557B2 (ja) | マルチプロセッサシステム | |
| JPH02281341A (ja) | デバッグ時のライトデータ確認方法 | |
| JPH04181454A (ja) | データアクセス制御装置 | |
| JP2751878B2 (ja) | マルチプロセッサ装置 | |
| JPS6391756A (ja) | 記憶装置の部分書き込み命令処理方式 | |
| JP2888062B2 (ja) | 情報処理装置 | |
| JPS635460A (ja) | 並列計算機 | |
| JPH086905A (ja) | マルチポートｒａｍのアクセス調停回路 | |
| JP3019627B2 (ja) | データ検索装置 | |
| JPS59188779A (ja) | ベクトル処理装置 | |
| JPH0474254A (ja) | マイクロプロセッサ診断方式 | |
| JPS62186344A (ja) | アドレス・マツプド・レジスタ | |
| JPH02257241A (ja) | メモリアクセス競合改善方式 | |
| JPH03204755A (ja) | データ転送装置 | |
| JPH0322073A (ja) | データ転送制御装置 | |
| JPS5999522A (ja) | 入出力制御方式 | |
| JPH064469A (ja) | 入出力装置制御方式 | |
| JPS62102354A (ja) | アクセス制御方式 | |
| JPH04278662A (ja) | マルチプロセッサシステム | |
| JPS6222165A (ja) | 主記憶装置アクセス制御方式 | |
| JPH04130917A (ja) | 電子ディスク装置 |