JPH0127672B2 - - Google Patents
Info
- Publication number
- JPH0127672B2 JPH0127672B2 JP8316681A JP8316681A JPH0127672B2 JP H0127672 B2 JPH0127672 B2 JP H0127672B2 JP 8316681 A JP8316681 A JP 8316681A JP 8316681 A JP8316681 A JP 8316681A JP H0127672 B2 JPH0127672 B2 JP H0127672B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- power supply
- voltage
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 9
- 238000009429 electrical wiring Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
- H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
- H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Description
【発明の詳細な説明】
本発明はPCM中継器等のタイミング回路でし
ばしば使用される両波整流回路に関する。
ばしば使用される両波整流回路に関する。
第１図は従来の両波整流回路の構成を示す図で
ある。従来回路は図に示すように２つのダイオー
ド１３，１４を使用し、ダイオード１３，１４の
アノード側へ入力端子１１，１２とし、カソード
側を接続してその接続点を出力端子１５とし、さ
らにその出力端子１５と大地間に抵抗１６を挿入
してある、そしてこれらダイオード１３，１４の
出力端子１５を、そのコレクタ端子を電源に、そ
のエミツタ端子を片端が大地に接地された抵抗１
８に接続したトランジスタ１７のベース端子に接
続してある。さらにトランジスタ１７のエミツタ
端子を出力端子１９として、次段のタンク回路２
０に接続してある。
ある。従来回路は図に示すように２つのダイオー
ド１３，１４を使用し、ダイオード１３，１４の
アノード側へ入力端子１１，１２とし、カソード
側を接続してその接続点を出力端子１５とし、さ
らにその出力端子１５と大地間に抵抗１６を挿入
してある、そしてこれらダイオード１３，１４の
出力端子１５を、そのコレクタ端子を電源に、そ
のエミツタ端子を片端が大地に接地された抵抗１
８に接続したトランジスタ１７のベース端子に接
続してある。さらにトランジスタ１７のエミツタ
端子を出力端子１９として、次段のタンク回路２
０に接続してある。
いま入力端子１１，１２に第２図に示すような
パルス状の入力信号Viが各々の入力端子１１，
１２に印加されるものとする。そうするとダイオ
ード１３，１４はダイオードの特性より0.7Vの
しきい値を有して、その出力端子には第３図に示
すような出力波形が出力される。ところがこのま
まではダイオード１３，１４のカソード端子から
見た出力インピーダンスが大きいためタンク回路
２０への影響が多大となる。一般にタンク回路２
０は共振時において非常に低い入力インピーダン
スとなり、またその時点においてタンク回路２０
の実効Ｑが十分な大きさで確保されることが必要
となる。そこでこの例においてはトランジスタ１
７のコレクタ接地（エミツタフオロア）を利用
し、その出力インピーダンスを小さくする。
パルス状の入力信号Viが各々の入力端子１１，
１２に印加されるものとする。そうするとダイオ
ード１３，１４はダイオードの特性より0.7Vの
しきい値を有して、その出力端子には第３図に示
すような出力波形が出力される。ところがこのま
まではダイオード１３，１４のカソード端子から
見た出力インピーダンスが大きいためタンク回路
２０への影響が多大となる。一般にタンク回路２
０は共振時において非常に低い入力インピーダン
スとなり、またその時点においてタンク回路２０
の実効Ｑが十分な大きさで確保されることが必要
となる。そこでこの例においてはトランジスタ１
７のコレクタ接地（エミツタフオロア）を利用
し、その出力インピーダンスを小さくする。
近年の回路技術の動向として、(1)モノリシツク
IC化、(2)低電力化への指向が顕著であり、どち
らの場合においても回路構成が簡単、かつ電源電
圧・電流ともに小さいものが必要となつている。
今、この例においては出力インピーダンスを十分
小さくするためにエミツタフオロアを利用してい
るが、この場合のエミツタフオロアは多大なエミ
ツタ電流を必要とする欠点がある。
IC化、(2)低電力化への指向が顕著であり、どち
らの場合においても回路構成が簡単、かつ電源電
圧・電流ともに小さいものが必要となつている。
今、この例においては出力インピーダンスを十分
小さくするためにエミツタフオロアを利用してい
るが、この場合のエミツタフオロアは多大なエミ
ツタ電流を必要とする欠点がある。
本発明の目的は上記の欠点を除去して多大なエ
ミツタ電流を必要としない、すなわちモノリシツ
クIC化に適した両波整流回路を提供することに
ある。
ミツタ電流を必要としない、すなわちモノリシツ
クIC化に適した両波整流回路を提供することに
ある。
前記目的を達成するために本発明よる両波整流
回路は両極性のパルス状入力信号と、この入力信
号の反転信号をそれぞれ異なる入力端子に受けて
整流出力を得る両波整流回路において、基準電源
と、前記基準電源出力に接続された１つの正相入
力端子、前記基準電源電圧と同等またはそれより
低い基準電圧をもつた２つの正相入力端子、前記
基準電源と同一のしきい値電圧を持つ逆相入力端
子および１つの出力端子を有する電圧増幅器とか
らなり、前記出力端子に、負帰還を受けるように
前記逆相入力端子を接続するとともに前記パルス
状入力信号および入力信号の反転信号を前記基準
電源電圧と同等またはそれより低い基準電圧をも
つた２つの正相入力端子にそれぞれ入力させるよ
うにし、前記入力信号が前記基準電源出力と同一
のしきい値電圧より大きな値のとき、前記出力端
子より整流出力を得るように構成してある。
回路は両極性のパルス状入力信号と、この入力信
号の反転信号をそれぞれ異なる入力端子に受けて
整流出力を得る両波整流回路において、基準電源
と、前記基準電源出力に接続された１つの正相入
力端子、前記基準電源電圧と同等またはそれより
低い基準電圧をもつた２つの正相入力端子、前記
基準電源と同一のしきい値電圧を持つ逆相入力端
子および１つの出力端子を有する電圧増幅器とか
らなり、前記出力端子に、負帰還を受けるように
前記逆相入力端子を接続するとともに前記パルス
状入力信号および入力信号の反転信号を前記基準
電源電圧と同等またはそれより低い基準電圧をも
つた２つの正相入力端子にそれぞれ入力させるよ
うにし、前記入力信号が前記基準電源出力と同一
のしきい値電圧より大きな値のとき、前記出力端
子より整流出力を得るように構成してある。
前記構成によれば低電力の低出力インピーダン
ス回路を得ることができ、本発明の目的を完全に
達成することができる。
ス回路を得ることができ、本発明の目的を完全に
達成することができる。
以下、図面を参照して本発明をさらに詳しく説
明する。
明する。
第４図は本発明による両波整流回路の構成を示
す回路ブロツク図である。図示のように入力信号
の整流作用を行なう部分は第１図の従来例におけ
るダイオード１３，１４に代えて電圧増幅器２４
を用いた。この電圧増幅器２４は入力端子を４つ
持つており、そのうち３つは正相入力、１つは逆
相入力端子である。３つの正相入力端子のうち２
つの端子１１，１２は信号入力端子として、また
もう１つは基準電源２３に接続され、しきい値レ
ベルが設定される。電圧増幅器２４の出力端子２
５は電圧増幅器２４の逆相入力端子と接続され
る。第２図のような入力波形が入力端子１１，１
２に入力されると、基準電源２３と接続された正
相入力端子のしきい値レベルより大きな入力波形
が選択され、電圧増幅器２４の出力端子２５に第
３図のような信号が出力される。
す回路ブロツク図である。図示のように入力信号
の整流作用を行なう部分は第１図の従来例におけ
るダイオード１３，１４に代えて電圧増幅器２４
を用いた。この電圧増幅器２４は入力端子を４つ
持つており、そのうち３つは正相入力、１つは逆
相入力端子である。３つの正相入力端子のうち２
つの端子１１，１２は信号入力端子として、また
もう１つは基準電源２３に接続され、しきい値レ
ベルが設定される。電圧増幅器２４の出力端子２
５は電圧増幅器２４の逆相入力端子と接続され
る。第２図のような入力波形が入力端子１１，１
２に入力されると、基準電源２３と接続された正
相入力端子のしきい値レベルより大きな入力波形
が選択され、電圧増幅器２４の出力端子２５に第
３図のような信号が出力される。
本発明による両波整流回路はダイオードの代わ
りに電圧増幅器２４を使用するだけでなく両波整
流回路の出力２５が電圧増幅器２４の逆相入力に
接続された構成となつていることが特徴である。
これは電圧増幅器の出力インピーダンスを有効、
かつ効率的に低下させる。すなわち電圧増幅器の
出力信号がこの電圧増幅器２４の逆相入力に帰還
が施されて負帰還増幅器を形成することにより出
力インピーダンスの低下がはかられる。以上のこ
とによつて従来のようなエミツタフオロアに多大
な電流を流す必要がなく、所望の低出力インピー
ダンスの両波整流回路が簡単に得られ、低電力化
が実現できる。
りに電圧増幅器２４を使用するだけでなく両波整
流回路の出力２５が電圧増幅器２４の逆相入力に
接続された構成となつていることが特徴である。
これは電圧増幅器の出力インピーダンスを有効、
かつ効率的に低下させる。すなわち電圧増幅器の
出力信号がこの電圧増幅器２４の逆相入力に帰還
が施されて負帰還増幅器を形成することにより出
力インピーダンスの低下がはかられる。以上のこ
とによつて従来のようなエミツタフオロアに多大
な電流を流す必要がなく、所望の低出力インピー
ダンスの両波整流回路が簡単に得られ、低電力化
が実現できる。
本発明に用いる電圧増幅器は出力インピーダン
スの高い電圧増幅器の使用も可能であり全体の回
路構成を簡単にすることができ、また安価に実現
できる。
スの高い電圧増幅器の使用も可能であり全体の回
路構成を簡単にすることができ、また安価に実現
できる。
第５図は本発明回路の具体的結線図例を示すも
のである。電圧増幅器として一段の差動増幅器が
使用され入力側は３つトランジスタがあり、この
うち２つが入力用、そしてもう１つのトランジス
タのベースにはしきい値相当の基準電圧が与えら
れる。また出力はエミツタフオロアトランジスタ
を通して入力側に負帰還が施され出力インピーダ
ンスが低くなる効果がある。
のである。電圧増幅器として一段の差動増幅器が
使用され入力側は３つトランジスタがあり、この
うち２つが入力用、そしてもう１つのトランジス
タのベースにはしきい値相当の基準電圧が与えら
れる。また出力はエミツタフオロアトランジスタ
を通して入力側に負帰還が施され出力インピーダ
ンスが低くなる効果がある。
第５図において、トランジスタ２８および２９
の入力端子１１および１２は第４図の電圧増幅器
２４の入力端子１１および１２に相当する。トラ
ンジスタ２７の入力端子２６は基準電源２３の出
力に接続される。出力端子３２は電圧増幅器２４
の出力端子２５に相当する。
の入力端子１１および１２は第４図の電圧増幅器
２４の入力端子１１および１２に相当する。トラ
ンジスタ２７の入力端子２６は基準電源２３の出
力に接続される。出力端子３２は電圧増幅器２４
の出力端子２５に相当する。
次にこの回路の動作について説明する。
基準電源出力であるしきい値電圧は入力端子２
６に供給されており、信号入力端子１１および１
２は入力端子２６のしきい値電圧以下に設定され
ている。また、出力端子３２は入力端子２６と同
じしきい値電圧である。
６に供給されており、信号入力端子１１および１
２は入力端子２６のしきい値電圧以下に設定され
ている。また、出力端子３２は入力端子２６と同
じしきい値電圧である。
無入力時において、トランジスタ２７とトラン
ジスタ３４が平衡状態で動作しており、また、ト
ランジスタ２８および２９はトランジスタ２７お
よび３４より導通電圧が低いのでカツトオフ状態
となつている。次に入力端子に第２図の上段のよ
うな入力波形が入力された場合、しきい値電圧以
下のときは、無入力時と同様である。さらにしき
い値電圧を越えて入力された場合にはトランジス
タ２８がオン状態となり、トランジスタ２７，２
９および３４は非導通状態となる。その場合、ト
ランジスタ３４のコレクタ電圧は上昇し、トラン
ジスタ３０をオン状態にすることにより出力端子
３２に第３図のような波形（左側のパルス状波
形）が出力される。同様に第２図の下段の信号が
入力された場合はトランジスタ２９がオン状態と
なり、２７，２８および３４が非導通状態で、出
力端子３２に第３図の出力（右側のパルス状の波
形）信号が出力される。
ジスタ３４が平衡状態で動作しており、また、ト
ランジスタ２８および２９はトランジスタ２７お
よび３４より導通電圧が低いのでカツトオフ状態
となつている。次に入力端子に第２図の上段のよ
うな入力波形が入力された場合、しきい値電圧以
下のときは、無入力時と同様である。さらにしき
い値電圧を越えて入力された場合にはトランジス
タ２８がオン状態となり、トランジスタ２７，２
９および３４は非導通状態となる。その場合、ト
ランジスタ３４のコレクタ電圧は上昇し、トラン
ジスタ３０をオン状態にすることにより出力端子
３２に第３図のような波形（左側のパルス状波
形）が出力される。同様に第２図の下段の信号が
入力された場合はトランジスタ２９がオン状態と
なり、２７，２８および３４が非導通状態で、出
力端子３２に第３図の出力（右側のパルス状の波
形）信号が出力される。
第１図は従来の両波整流回路の電気結線図、第
２図は第１図および第４図の入力端子に入力され
る波形の例を示した図、第３図は第１図および第
４図の出力端子に出力される波形の例を示した
図、第４図は本発明による両波整流回路を示す電
気結線図、第５図は本発明の実施例を示した図で
ある。 １３，１４……ダイオード、１６，１８，３１
……抵抗、１７，２７，２８，２９，３０，３４
……トランジスタ、２０……タンク回路、２３…
…基準電源、２４……電圧増幅器、３３……定電
流源、３５……ダイオード。
２図は第１図および第４図の入力端子に入力され
る波形の例を示した図、第３図は第１図および第
４図の出力端子に出力される波形の例を示した
図、第４図は本発明による両波整流回路を示す電
気結線図、第５図は本発明の実施例を示した図で
ある。 １３，１４……ダイオード、１６，１８，３１
……抵抗、１７，２７，２８，２９，３０，３４
……トランジスタ、２０……タンク回路、２３…
…基準電源、２４……電圧増幅器、３３……定電
流源、３５……ダイオード。
Claims (1)
- １ 両極性のパルス状入力信号と、この入力信号
の反転信号をそれぞれ異なる入力端子に受けて整
流出力を得る両波整流回路において、基準電源
と、前記基準電源出力に接続された１つの正相入
力端子、前記基準電源電圧と同等またはそれより
低い基準電圧をもつた２つの正相入力端子、前記
基準電源と同一のしきい値電圧を持つ逆相入力端
子および１つの出力端子を有する電圧増幅器とか
らなり、前記出力端子に、負帰還を受けるように
前記逆相入力端子を接続するとともに前記パルス
状入力信号および入力信号の反転信号を前記基準
電源電圧と同等またはそれより低い基準電圧をも
つた２つの正相入力端子にそれぞれ入力させるよ
うにし、前記入力信号が前記基準電源出力と同一
のしきい値電圧より大きな値のとき、前記出力端
子より整流出力を得るように構成したことを特徴
とする両波整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8316681A JPS57196871A (en) | 1981-05-29 | 1981-05-29 | Full-wave rectifying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8316681A JPS57196871A (en) | 1981-05-29 | 1981-05-29 | Full-wave rectifying circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57196871A JPS57196871A (en) | 1982-12-02 |
| JPH0127672B2 true JPH0127672B2 (ja) | 1989-05-30 |
Family
ID=13794674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8316681A Granted JPS57196871A (en) | 1981-05-29 | 1981-05-29 | Full-wave rectifying circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57196871A (ja) |
-
1981
- 1981-05-29 JP JP8316681A patent/JPS57196871A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57196871A (en) | 1982-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3425151B2 (ja) | 能動スイッチおよび能動制御回路を有するブリッジ整流回路 | |
| JPH0370478A (ja) | 切換ブリッジ回路 | |
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| KR950015945A (ko) | 스위칭전원장치 | |
| US4728815A (en) | Data shaping circuit | |
| JPH0546571B2 (ja) | ||
| JPH0720720U (ja) | トーテムポールトランジスタ出力段回路 | |
| US4638240A (en) | Base drive circuit for high-power switching transistor | |
| JPH0339426B2 (ja) | ||
| JPH0127672B2 (ja) | ||
| US4044271A (en) | Monolithic NTDS driver and receiver | |
| JPH0434584Y2 (ja) | ||
| SU1078551A1 (ru) | Устройство управлени с защитой от короткого замыкани | |
| JPH0222567B2 (ja) | ||
| KR890001435B1 (ko) | 전원 스위칭 트랜지스터의 보호회로 | |
| JPS6342748Y2 (ja) | ||
| JPH0317471Y2 (ja) | ||
| JPH0321082Y2 (ja) | ||
| JPS6325775Y2 (ja) | ||
| KR910006310Y1 (ko) | 리세트회로를 이용한 팝노이즈 제거회로 | |
| JPS6114202Y2 (ja) | ||
| JPS6042645B2 (ja) | 増幅回路 | |
| JPS6226204B2 (ja) | ||
| JP2614290B2 (ja) | Ｇｔｏサイリスタのゲート制御装置 | |
| SU1396123A1 (ru) | Частотно-регенеративный компаратор |