JPH03222509A - 入力整合回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、入力整合回路に関する。より詳細には、高周
波信号を入力とする電子回路の、入力インピーダンスを
整合する回路に関するものである。

従来の技術 交流回路では、一般に負荷に供給する電力を大きくする
ためにインピーダンスを整合させる。特に、高周波回路
では、反射を防止するためにも入力インピーダンスを整
合する必要がある。従って、高周波回路は、一般に入力
インピーダンスを整合する入力整合回路を具備している
。第２図に、従来の入力整合回路を具備する差動増幅回
路の回路図を示す。

第２図の差動増幅回路は、入力信号Ｖ　ｉ　ｎおよび入
力信号Ｖ　Ｉ＋−１の反転信号■１．．をそれぞれ入力
される入力端子１および２と、入力端子１および２がそ
れぞれゲートに接続され、ドレインにそれぞれ負荷抵抗
Ｒ５を介して正電源Ｖａｎが接続され、ソースが共通に
電流源５を介して接地されているＦＥＴＩＩおよび１２
とを具備する。ＦＥＴ１２のドレインは出力信号Ｖ　ａ
　ｕ　ｔを出力する出力端子４にも接続され、同様にＦ
ＥＴＩＩのドレインは、出力信号Ｖ　ｏ　ｕ　Ｌの反転
信号■。。、を出力する出力端子３にも接続されている
。さらに、入力端子１および２は、それぞれインピーダ
ンス整合抵抗Ｒ１およびＲ３を介して正電源Ｖ。Ｉｌｌ
に接続され、また、インピーダンス整合抵抗Ｒ２および
Ｒ４を介して接地されている。上記のインピーダンス整
合抵抗Ｒ４およびＲ２、Ｒ３およびＲ４は、それぞれ上
記の差動増幅回路の入力整合回路を構成している。

上記の差動増幅回路では、入力信号をＤＣ成分から通す
ために、入力端子は、コンデンサを介さず直接ゲートに
接続されていなければならない。

また、上記の差動増幅回路のＦＥＴの代わりにバイポー
ラトランジスタを使用した回路では、入力端子はベース
に接続されているが、その場合でも入力端子は、コンデ
ンサを介さず直接ベースに接続されていなければならな
い。

発明が解決しようとする課題 第２図に示した差動増幅回路のように、単一電源で動作
する高周波回路では、入力トランジスタに適切なバイア
スを発生させなければならない。

従って、インピーダンスを整合させるために、入力整合
回路のインピーダンス整合抵抗Ｒ１、Ｒ２、Ｒ３および
Ｒ７に大きな電流を流す必要がある。

これは、上記の高周波回路の消費電力が大きくなること
を意味し、また、それに伴い発熱量も大きくなる。

そこで本発明の目的は、上記従来技術の問題点を解決し
た電力消費が小さい入力整合回路を提供することにある
。

課題を解決するための手段 本発明に従うと、高周波信号を入力とする回路の入力端
子が接続されて前記回路の入力インピーダンスを整合す
る回路で、一端が接地され、他端に電源が接続されて直
列に結合された複数の入力整合抵抗を具備し、前記複数
の入力整合抵抗の間に前記入力端子が接続された入力整
合回路において、前記入力整合抵抗と前記電源との間に
ダイオードを具備し、前記入力整合抵抗が、ダイオード
を介して接地されていることを特徴とする入力整合回路
が提供される。

作用 本発明の入力整合回路は、電源とインピーダンス整合抵
抗の間およびインピーダンス整合抵抗とグランドとの間
にダイオードを具備するところにその主要な特徴がある
。本発明の入力整合回路では、上記のダイオードにより
、電圧を低下させて、インピーダンス整合抵抗間の電圧
を小さ（する。

従って、インピーダンス整合抵抗に流れる電流が小さく
なり、消費電力、発熱量共に小さくなる。

以下、本発明を実施例により、さらに詳しく説明するが
、以下の開示は本発明の単なる実施例に過ぎず、本発明
の技術的範囲をなんら制限するものではない。

実施例 第１図に本発明の入力整合回路を具備する差動増幅回路
の回路図を示す。第１図の回路は、入力整合回路以外は
第２図に示した差動増幅回路と等しいので、以下第２図
の差動増幅回路との相違点を中心に説明を行う。

第１図の差動増幅回路では、入力端子１は、それぞれ入
力整合回路を構成するインピーダンス整合抵抗Ｒ１およ
びｎ個の順方向のレベル変換用ショットキダイオードＱ
１　を介して正電源Ｖ。０に接続され、また、インピー
ダンス整合抵抗Ｒ２および順方向のｍ個のレベル変換用
ショットキダイオードＱ２を介して接地されている。ま
た、入力端子２は、同様にインピーダンス整合抵抗Ｒ３
および順方向のｎ個のレベル変換用ショットキダイオー
ドＱ３を介して正電源Ｖ０．に接続され、また、インピ
ーダンス整合抵抗Ｒ４および順方向のｍ個のレベル変換
用ショットキダイオードＱ、を介して接地されている。

入力端子１が接続されている本発明の入力整合回路と、
入力端子２が接続されている本発明の入力整合回路とは
、その構成が等しいので、以下入力端子１が接続されて
いる本発明の入力整合回路についてその動作を説明する
。

上記本発明の入力整合回路において、ダイオードを全て
等しい特性とし、各ダイオードの立上り電圧（順方向降
下電圧）をＶ、とすると、インピーダンス整合抵抗間に
は、 Ｖ　Ｄ　（１−（ｎ　＋　ｍ　）　Ｖ　ｔの電圧がかか
る。

従って、インピーダンス整合抵抗には、従来の回路より Ｖ、、　　　　Ｖｔ１．−　（ｎ＋ｍ）Ｖ、　　　（ｎ
＋ｍ）Ｖ。

Ｒ＋　＋Ｒ２Ｒ＋　十Ｒ２Ｒ＋　＋Ｒ２消費電流が小さ
くなる。

ここで、バイアス点Ｖ、　（トランジスタ１１のゲート
）の電位は、 となる。

一方、ｖＩｎ側から見た入力インピーダンスＺ２．．は
、となる。

ここで、Ｔ、は、ンヨットキダイオードの微分抵抗であ
る。

従って、本発明の入力整合回路においては、式■、■を
満たし、さらに各ショントキダイオードに立上り電圧以
上に電圧が加わるように、ＲＲ２、ｍおよびｎを定めれ
ばよい。

例えば、ｒｓ＝１０Ω、ｖｒ　＝０．６５Ｖとした場合
にＶ、。＝５Ｖ、バイアス電圧２ｖ、入力インピーダン
ス５０Ωとするには、 Ｒ１＝９５Ω、Ｒ２＝６３．３Ω、ｎ＝３、ｍ＝２とす
ればよい。このとき、インピーダンス整合抵抗Ｒ１およ
びＲ２に流れる電流は、１１ｍＡとなる。

一方、第２図に示した従来の入力整合回路で等しい電源
電圧で、等しいバイアス電圧および入力インピーダンス
を実現するためには、 Ｒ＋　＝　１２５Ω、Ｒ２＝８３．３Ωとなり、消費電
流は、２４ｍＡになる。

従って、本発明の入力整合回路では、消費電流が従来の
入力整合回路の２以下となる。

発明の詳細 な説明したように、本発明の入力整合回路は、従来の回
路に比較して、その消費電流を半減することが可能であ
る。従って、発熱量も減少し、高集積化に貢献する。

また、本発明の入力整合回路は、従来の入力整合回路と
、その構成においてダイオードを付加した点のみが異な
るだけである。従って、特に量産した場合には、コスト
もさほど上昇しない。

１．２　・ ３．４　・ ５　・　・　・ １１．１２・ ・レベル変換ショットキダイオード群 ・・入力端子、 ・・出力端子、 レベル変換素子、 ・・ＦＥＴ

Claims (1)

【特許請求の範囲】
1. 高周波信号を入力とする回路の入力端子が接続されて前
   記回路の入力インピーダンスを整合する回路で、一端が
   接地され、他端に電源が接続されて直列に結合された複
   数の入力整合抵抗を具備し、前記複数の入力整合抵抗の
   間に前記入力端子が接続された入力整合回路において、
   前記入力整合抵抗と前記電源との間にダイオードを具備
   し、前記入力整合抵抗が、ダイオードを介して接地され
   ていることを特徴とする入力整合回路。