JPH01276765A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH01276765A JPH01276765A JP10607988A JP10607988A JPH01276765A JP H01276765 A JPH01276765 A JP H01276765A JP 10607988 A JP10607988 A JP 10607988A JP 10607988 A JP10607988 A JP 10607988A JP H01276765 A JPH01276765 A JP H01276765A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- film transistor
- type
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 17
- 229910052732 germanium Inorganic materials 0.000 claims description 16
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 239000000969 carrier Substances 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 14
- 238000009413 insulation Methods 0.000 abstract description 3
- 230000005684 electric field Effects 0.000 abstract description 2
- 230000005476 size effect Effects 0.000 abstract description 2
- 238000005452 bending Methods 0.000 abstract 1
- 239000013078 crystal Substances 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 46
- 239000010408 film Substances 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 9
- 239000011521 glass Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000010453 quartz Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はガラス基板上あるいは非品質絶縁股上に形成さ
れた薄膜トランジスタの構造に関する。
れた薄膜トランジスタの構造に関する。
（従来の技術）
薄膜トランジスタの従来の構造は、特開昭５８−１２３
７７１あるいは特開昭５８−１６６７６９に示されてい
るように能動層に多結晶シリコンあるいは非晶質シリコ
ンを具備するものてあった。
７７１あるいは特開昭５８−１６６７６９に示されてい
るように能動層に多結晶シリコンあるいは非晶質シリコ
ンを具備するものてあった。
（発明か解決しようとする課題）
しかし、前述の従来の構造を持つ薄膜トランジスタは、
能動層を流れるキャリアの移動度か小さく（例えば多結
晶シリコンの電子の電界効果移動度は１０ｃｍ２／ｖ−
５ｅｃ程度、非晶質シリコンのそれは０．１ｃｍ２／ｖ
−５ｅｃ程度）、負荷を大きくする場合や、高速動作さ
せる場合などオン電流を大きくする場合には、能動層幅
と能動層長との比Ｗ／Ｌを大きくする必要があり、その
結果、素子面植か大きくなって集積度か低ドしたり、製
造−Ｌの歩留りか低下したり、またオフ電流か大きくな
って素子特性か悪化するなど多くの問題点を有している
。
能動層を流れるキャリアの移動度か小さく（例えば多結
晶シリコンの電子の電界効果移動度は１０ｃｍ２／ｖ−
５ｅｃ程度、非晶質シリコンのそれは０．１ｃｍ２／ｖ
−５ｅｃ程度）、負荷を大きくする場合や、高速動作さ
せる場合などオン電流を大きくする場合には、能動層幅
と能動層長との比Ｗ／Ｌを大きくする必要があり、その
結果、素子面植か大きくなって集積度か低ドしたり、製
造−Ｌの歩留りか低下したり、またオフ電流か大きくな
って素子特性か悪化するなど多くの問題点を有している
。
そこて本発明は、前述の問題点を解決するためのものて
、その目的とするところは、能動層内のキャリアの移動
度か大きく、しかも集積度１歩留り等を向上てきるｊ膜
トランジスタを提供するところにある。
、その目的とするところは、能動層内のキャリアの移動
度か大きく、しかも集積度１歩留り等を向上てきるｊ膜
トランジスタを提供するところにある。
（課題を解決するための手段）
本発明のＱ膜トランジスタは、第一半導体層と、該第一
半導体層より禁制帯幅の広い第二半導体層とが積層され
、前記第一半導体層内にキャリアか局在する量子準位か
存在する能動層を具備することを特徴とする。
半導体層より禁制帯幅の広い第二半導体層とが積層され
、前記第一半導体層内にキャリアか局在する量子準位か
存在する能動層を具備することを特徴とする。
（作 用）
第４図（ａ）は多結晶シリコン中の電子の伝導機構を説
明する図であるか、図において、伝導帯Ｅｃは多結晶の
グレイン境界にある欠陥準位などによって部分的に凹凸
の障壁を持っている。この伝導セ１？にある電子は障壁
を越えて伝導するか、その際運動エネルギーの一部を失
うため、乎均すると電子の速度は遅くなる。その結果、
電子の移動度は小さくなる。多結晶から非晶質に近づき
障壁の密１■が増すほど、移動度はより小さくなる。こ
の傾向は正孔でも同様である。一方、第４図（ｂ）は本
発明の詳細な説明する図て、多結晶ゲルマニウムを井戸
層とし、多結晶シリコンなバリア層としたときのエネル
ギー準位図である。伝導帯において、井戸層Ｅｃｗとバ
リア層Ｅ。ＩＩの中間に量子準位Ｅｃ′か形成されるが
、Ｅｃ”の凹凸はＥＣＲあるいはＥｃｗのそれよりも緩
和され障壁の高さか小さくなっている。したかって、第
４図（ａ）に示した多結晶シリコン単層に比べ、障壁を
乗り越える時に消失する運動エネルギーを小さくでき、
その結果、移動度か大きくなるのである。価電子帯の正
札についても同様のことか言える。
明する図であるか、図において、伝導帯Ｅｃは多結晶の
グレイン境界にある欠陥準位などによって部分的に凹凸
の障壁を持っている。この伝導セ１？にある電子は障壁
を越えて伝導するか、その際運動エネルギーの一部を失
うため、乎均すると電子の速度は遅くなる。その結果、
電子の移動度は小さくなる。多結晶から非晶質に近づき
障壁の密１■が増すほど、移動度はより小さくなる。こ
の傾向は正孔でも同様である。一方、第４図（ｂ）は本
発明の詳細な説明する図て、多結晶ゲルマニウムを井戸
層とし、多結晶シリコンなバリア層としたときのエネル
ギー準位図である。伝導帯において、井戸層Ｅｃｗとバ
リア層Ｅ。ＩＩの中間に量子準位Ｅｃ′か形成されるが
、Ｅｃ”の凹凸はＥＣＲあるいはＥｃｗのそれよりも緩
和され障壁の高さか小さくなっている。したかって、第
４図（ａ）に示した多結晶シリコン単層に比べ、障壁を
乗り越える時に消失する運動エネルギーを小さくでき、
その結果、移動度か大きくなるのである。価電子帯の正
札についても同様のことか言える。
〔実 施 例）
本発明を実施例に基きざらに詳述する。
（実施例＝１）
第１図は本発明の第一の実施例を説明するためのもので
、石英基板上に形成した多結晶シリコン層と多結晶ゲル
マニウム層より成る量子井戸構造を持つ能動層を具備し
た薄膜トランジスタの断面慨略図である。透明な石英基
板ｌｏｔの表面に厚さ３００人のｉ型多結晶シリコン層
１０２、厚さ６０人のｉ型多結晶ゲルマニウム層１０３
、厚さ２５０人のｉ型多結晶シリコン層１０４をそれぞ
れ順次積層して能動層を形成する。トランジスタのチャ
ネル部となる能動領域の表面には、厚さ８００人の酸化
シリコン層１０５をゲート絶縁膜として形成し、さらに
その表面にｎ型多結晶シリコン層１０６をゲート電極と
して形成する。トランジスタのソース領域１０７および
トレイン領域１０８には、表面のｉ型多結晶シリコン層
１０４から石英基板側のｉ型多結品シリコン層１０２ま
でリンを熱拡散してｎ型の低抵抗化を行い、コンタクト
を取り易くする。ソース電極１０９およびトレイン電極
１１０はＡｉ金金属用い、それぞれ、ソース領域１０７
およびトレイン領域１０８の表面に形成した。なお、多
結晶シリコン層あるいは多結晶ゲルマニウム層の形成は
、熱ＣＶＤ法て行なった。
、石英基板上に形成した多結晶シリコン層と多結晶ゲル
マニウム層より成る量子井戸構造を持つ能動層を具備し
た薄膜トランジスタの断面慨略図である。透明な石英基
板ｌｏｔの表面に厚さ３００人のｉ型多結晶シリコン層
１０２、厚さ６０人のｉ型多結晶ゲルマニウム層１０３
、厚さ２５０人のｉ型多結晶シリコン層１０４をそれぞ
れ順次積層して能動層を形成する。トランジスタのチャ
ネル部となる能動領域の表面には、厚さ８００人の酸化
シリコン層１０５をゲート絶縁膜として形成し、さらに
その表面にｎ型多結晶シリコン層１０６をゲート電極と
して形成する。トランジスタのソース領域１０７および
トレイン領域１０８には、表面のｉ型多結晶シリコン層
１０４から石英基板側のｉ型多結品シリコン層１０２ま
でリンを熱拡散してｎ型の低抵抗化を行い、コンタクト
を取り易くする。ソース電極１０９およびトレイン電極
１１０はＡｉ金金属用い、それぞれ、ソース領域１０７
およびトレイン領域１０８の表面に形成した。なお、多
結晶シリコン層あるいは多結晶ゲルマニウム層の形成は
、熱ＣＶＤ法て行なった。
この薄膜トランジスタの能動層を形成する多結晶ゲルマ
ニウム層１０３の内部には、量子サイズ効果により量子
準位か形成されている。ソースより注入された電子はこ
の量子準位内を伝導してトレイン側に流れる。ゲート電
極に加わる電圧は、ゲート絶縁膜を介して、主に能動領
域内の量子準位を曲げ、ソース領域からトレイン領域に
流れる電子の流れを制御する。Ｗ／Ｌ＝１、トレイン電
圧Ｖ。５＝５Ｖとしたときの一！膜トランジスタの伝達
特性のグラフを第２図に示す。グラフ中の点線は能動層
厚６００人、Ｗ／Ｌ＝１．Ｖｏｓ＝５Ｖの場合の従来の
薄膜トランジスタの伝”速性性である。本発明のｔ−１
膜トランジスタは、デイプレッション形になっているも
ののオン′屯流て１桁以上大きくなっている。電界移動
度は、従来のものか１３ｃｍ”／Ｖ−５であるか、本発
明のものはｌ５０ｃｍ２／Ｖ −ｓてあり、特性の向上
か実現てきた。
ニウム層１０３の内部には、量子サイズ効果により量子
準位か形成されている。ソースより注入された電子はこ
の量子準位内を伝導してトレイン側に流れる。ゲート電
極に加わる電圧は、ゲート絶縁膜を介して、主に能動領
域内の量子準位を曲げ、ソース領域からトレイン領域に
流れる電子の流れを制御する。Ｗ／Ｌ＝１、トレイン電
圧Ｖ。５＝５Ｖとしたときの一！膜トランジスタの伝達
特性のグラフを第２図に示す。グラフ中の点線は能動層
厚６００人、Ｗ／Ｌ＝１．Ｖｏｓ＝５Ｖの場合の従来の
薄膜トランジスタの伝”速性性である。本発明のｔ−１
膜トランジスタは、デイプレッション形になっているも
ののオン′屯流て１桁以上大きくなっている。電界移動
度は、従来のものか１３ｃｍ”／Ｖ−５であるか、本発
明のものはｌ５０ｃｍ２／Ｖ −ｓてあり、特性の向上
か実現てきた。
（実施例−２）
第３図は本発明の第２の実施例を説明するためのものて
、ガラス基板上に形成した非晶質ゲルマニウム層と非晶
質シリコン層より成る能動層を具備した薄膜トランジス
タの断面概略図である。透明な７０５９ガラス基板（コ
ーニング社製）３０１の表面に厚さ５００人のｉ型非晶
質ゲルマニウム層３０２および、厚さ３００人のｉ型非
晶質シリコン層３０３を順次積層したのち、ゲート絶縁
膜として窒化シリコン層３０４を形成する。ゲート絶縁
膜下部の能動領域を残して、ソース領域３０５およびト
レイン領域３０６をｎ型に低抵抗化したのち、Ａｎ金属
で、ソース電極３０７． トレイン電極３０８および
ゲート電極３０９を形成する。非晶質ゲルマニウムある
いは非晶質シリコンの堆積にはプラズマＣＶＤ法を用い
た。この構造のＦ１膜トランジスタの能動領域内には、
非晶質ゲルマニウム層と非晶質シリコン層との界面近傍
の非晶質ゲルマニウム層内に、非晶質ゲルマニウムと非
晶質シリコンとの間の伝導帯のエネルギー差に伴い量子
僧位か形成される。これはいわゆる二次元′−ニ子ガス
（２ＤＥＧ）と呼ばれる電子の局在準位である。この量
子準位内を伝導するキャリアは（作用）の頃で述べたよ
うにドルグ内のものに比べ移動度か大きくなる。多結晶
材料を用いた場合でも同様である。このような薄膜トラ
ンジスタの特性は、従来型のものに比ベオン電流て約４
倍良好であった。
、ガラス基板上に形成した非晶質ゲルマニウム層と非晶
質シリコン層より成る能動層を具備した薄膜トランジス
タの断面概略図である。透明な７０５９ガラス基板（コ
ーニング社製）３０１の表面に厚さ５００人のｉ型非晶
質ゲルマニウム層３０２および、厚さ３００人のｉ型非
晶質シリコン層３０３を順次積層したのち、ゲート絶縁
膜として窒化シリコン層３０４を形成する。ゲート絶縁
膜下部の能動領域を残して、ソース領域３０５およびト
レイン領域３０６をｎ型に低抵抗化したのち、Ａｎ金属
で、ソース電極３０７． トレイン電極３０８および
ゲート電極３０９を形成する。非晶質ゲルマニウムある
いは非晶質シリコンの堆積にはプラズマＣＶＤ法を用い
た。この構造のＦ１膜トランジスタの能動領域内には、
非晶質ゲルマニウム層と非晶質シリコン層との界面近傍
の非晶質ゲルマニウム層内に、非晶質ゲルマニウムと非
晶質シリコンとの間の伝導帯のエネルギー差に伴い量子
僧位か形成される。これはいわゆる二次元′−ニ子ガス
（２ＤＥＧ）と呼ばれる電子の局在準位である。この量
子準位内を伝導するキャリアは（作用）の頃で述べたよ
うにドルグ内のものに比べ移動度か大きくなる。多結晶
材料を用いた場合でも同様である。このような薄膜トラ
ンジスタの特性は、従来型のものに比ベオン電流て約４
倍良好であった。
以北述べた実施例では、ゲルマニウムとシリコン系の材
料て構成した薄膜トランジスタについて述べたか、シリ
コンと炭化シリコン系など伝導帯あるいは価電子帯のエ
ネルギー差かある材料系であれば１本発明の適用は可能
である。また、ｎ型チャネルの薄膜トランジスタについ
て述べたか。
料て構成した薄膜トランジスタについて述べたか、シリ
コンと炭化シリコン系など伝導帯あるいは価電子帯のエ
ネルギー差かある材料系であれば１本発明の適用は可能
である。また、ｎ型チャネルの薄膜トランジスタについ
て述べたか。
ｐ型チャネルのものにも本発明は適用できる。基板とし
ては、石英あるいはガラス基板の他に、半導体基板等も
使用可能である。
ては、石英あるいはガラス基板の他に、半導体基板等も
使用可能である。
本発明による薄膜トランジスタは、液晶デイスプレィ用
のスイッチング素子や、それを駆動するための周辺駆動
回路用素子として、またガラス基板上に形成したイメー
ジセンサの駆動回路用素子として利用できる。また、超
ＬＳＩや三次元ＩＣを構成するスイッチあるいはメモリ
ー素子として利用か可能である。
のスイッチング素子や、それを駆動するための周辺駆動
回路用素子として、またガラス基板上に形成したイメー
ジセンサの駆動回路用素子として利用できる。また、超
ＬＳＩや三次元ＩＣを構成するスイッチあるいはメモリ
ー素子として利用か可能である。
（発明の効果）
本発明には次に列記するような格別なる発明の効果を有
する。
する。
（１）ｆｆｉ子準位を伝導する構造であるので、膜質の
ばらつきによる特性のばらつきか小さくなり、歩留りが
向上する。
ばらつきによる特性のばらつきか小さくなり、歩留りが
向上する。
（２）量子準位にキャリアか局在するので温度特性か良
い。すなわち、周囲の温度変動に対してトランジスタ特
性の変動か小さく安定している。
い。すなわち、周囲の温度変動に対してトランジスタ特
性の変動か小さく安定している。
（３）従来の製造技術の延長で作製することか可能てあ
り、製造コストを上げることなく特性の良好な薄膜トラ
ンジスタが得られる。
り、製造コストを上げることなく特性の良好な薄膜トラ
ンジスタが得られる。
（４）Ｎ型チャネルタイプとｐ型チャネルタイプが同様
の構造で構成することか容易に可能で、相補型なと高機
能な素子が作製可能である。
の構造で構成することか容易に可能で、相補型なと高機
能な素子が作製可能である。
（５）素子の面積を小さくしたまま、オン電流を上げる
ことができるので、高速化、高集積化などが計られる。
ことができるので、高速化、高集積化などが計られる。
第１図は本発明の第一の実施例を説明するためのものて
、量子井戸構造を持つ能動層を具備した９膜トランジス
タの断面概略図である。 第２図は１膜トランジスタの伝達特性を示すグラフであ
る。 第３図は本発明の第二の実施例を説明するためのもので
ガラス基板上に形成したｔｉｓトランジスタの断面概略
図である。 第４図（ａ）（ｂ）は本発明の詳細な説明する図である
。 ｌｏｔ・・・・・・・石英基板 １０２．１０４・・・多結晶シリコン層１０３・・・・
・・・多結晶ゲルマニウム層３０１・・・・・・・ガラ
ス基板 ３０２・・・・・・・非晶質ゲルマニウム層３０３・・
・・・・・非晶質シリコン層以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）上弓１５
ノ ）シイｊ −１００１ρ ２ρ ３θ ケ゛−ト電斥 （Ｖ″）
、量子井戸構造を持つ能動層を具備した９膜トランジス
タの断面概略図である。 第２図は１膜トランジスタの伝達特性を示すグラフであ
る。 第３図は本発明の第二の実施例を説明するためのもので
ガラス基板上に形成したｔｉｓトランジスタの断面概略
図である。 第４図（ａ）（ｂ）は本発明の詳細な説明する図である
。 ｌｏｔ・・・・・・・石英基板 １０２．１０４・・・多結晶シリコン層１０３・・・・
・・・多結晶ゲルマニウム層３０１・・・・・・・ガラ
ス基板 ３０２・・・・・・・非晶質ゲルマニウム層３０３・・
・・・・・非晶質シリコン層以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）上弓１５
ノ ）シイｊ −１００１ρ ２ρ ３θ ケ゛−ト電斥 （Ｖ″）
Claims (3)
- （１）第一半導体層と、該第一半導体層より禁制帯幅の
広い第二半導体層とか積層され、前記第一半導体層内に
キャリアが局在する量子準位が存在する能動層を具備す
ることを特徴とする薄膜トランジスタ。 - （２）前記第一半導体層として多結晶ゲルマニウムある
いは非晶質ゲルマニウムを、前記第二半導体層として多
結晶シリコンあるいは非晶質シリコンを用いたことを特
徴とする請求項１記載の薄膜トランジスタ。 - （３）前記第一半導体層として多結晶シリコンあるいは
非晶質シリコン層を、前記第二半導体層として非晶質炭
化シリコンを用いることを特徴とする請求項１記載の薄
膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10607988A JPH01276765A (ja) | 1988-04-28 | 1988-04-28 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10607988A JPH01276765A (ja) | 1988-04-28 | 1988-04-28 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01276765A true JPH01276765A (ja) | 1989-11-07 |
Family
ID=14424575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10607988A Pending JPH01276765A (ja) | 1988-04-28 | 1988-04-28 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01276765A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334457A (ja) * | 1989-06-30 | 1991-02-14 | Semiconductor Energy Lab Co Ltd | 電界効果型半導体装置 |
| US5475244A (en) * | 1990-10-31 | 1995-12-12 | Canon Kabushiki Kaisha | MIS transistor having second conductivity type source and drain regions sandwiching a channel region of a first conductivity type of a first semiconductor material formed on an insulating substrate, and a gate electrode formed on a main surface |
| US5753541A (en) * | 1995-04-27 | 1998-05-19 | Nec Corporation | Method of fabricating polycrystalline silicon-germanium thin film transistor |
-
1988
- 1988-04-28 JP JP10607988A patent/JPH01276765A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334457A (ja) * | 1989-06-30 | 1991-02-14 | Semiconductor Energy Lab Co Ltd | 電界効果型半導体装置 |
| US5475244A (en) * | 1990-10-31 | 1995-12-12 | Canon Kabushiki Kaisha | MIS transistor having second conductivity type source and drain regions sandwiching a channel region of a first conductivity type of a first semiconductor material formed on an insulating substrate, and a gate electrode formed on a main surface |
| US5753541A (en) * | 1995-04-27 | 1998-05-19 | Nec Corporation | Method of fabricating polycrystalline silicon-germanium thin film transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2572003B2 (ja) | 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法 | |
| JPS62104173A (ja) | 半導体装置 | |
| WO2011066729A1 (zh) | 混合材料反型模式圆柱体全包围栅cmos场效应晶体管 | |
| JPH0371776B2 (ja) | ||
| JP2007243188A (ja) | シリコンゲルマニウム伝導チャネルの形成方法 | |
| US5296727A (en) | Double gate FET and process for manufacturing same | |
| CN107819027B (zh) | 一种源漏阻变式h形栅控双向开关晶体管及其制造方法 | |
| JP3712599B2 (ja) | 半導体装置及び半導体基板 | |
| JPH02210871A (ja) | 半導体装置 | |
| CN102543723A (zh) | 一种栅控二极管半导体器件的制造方法 | |
| JPH1174538A (ja) | 半導体装置及びその製造方法 | |
| CN114141786B (zh) | 一种三值逻辑晶体管器件结构及其制备方法 | |
| JPH01276765A (ja) | 薄膜トランジスタ | |
| CN116613201B (zh) | 一种具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管及其制备方法 | |
| JPH05343686A (ja) | 半導体装置およびその製造方法 | |
| JPS61104671A (ja) | 電界効果トランジスタ | |
| JP2581149B2 (ja) | 薄膜高耐圧半導体装置 | |
| WO2013063975A1 (zh) | 隧穿场效应晶体管结构及其形成方法 | |
| JPH04356966A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JP3522440B2 (ja) | 薄膜半導体装置 | |
| WO2005074035A1 (ja) | 電界効果型トランジスタおよびその製造方法 | |
| CN109904218A (zh) | 倒t型隧穿场效应晶体管 | |
| CN102751292B (zh) | 一种基于三多晶SiGe HBT的混合晶面应变BiCMOS集成器件及制备方法 | |
| JP3208604B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN107799589B (zh) | H形栅控源漏对称可互换型隧穿晶体管及其制造方法 |