JPH0334457A - 電界効果型半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電界効果型半導体装置の新規な構造に関し、
特に耐ホツトキャリア現象にすくれた信頼性の高い電界
効果型半導体装置に関するものであります。

〔従来の技術〕

近年、電界効果型半導体装置を構成要素として、半導体
集積回路素子（Ｉｃ）が著しい進歩をとげている。

これらＩＣは、より高度な処理、より高速の動作、より
便利な機能を世間が求めるに従って、高集積化、高密度
化が追求され、１つの電界効果型半導体装置の素子寸法
がますます小さくなってきている。

この電界効果型半導体装置が動作するに必要な電圧は、
必ずしも素子寸法の縮小に伴って比例して減少しないた
めに最近の高密度化、高集積化されたＩＣは素子内部に
加わる電界が増加し、素子の信頼性に問題が発生してき
た。特にホットキャリア現象による素子特性の変動はサ
ブミクロンデバイスの信頼性限界を決める重要な問題で
ある。

半導体中を移動するキャリアの平均エネルギーは、温度
をＴとすると３／２ｋＴと考えられる。このキャリアに
電界が加わると、キャリアはエネルギーを受ける。この
エネルギーは、その値が小さい間はキャリアと格子との
相互作用によって熱エネルギーとなり、結晶の中へ放出
される。一方、電界強度が大きくなると、格子振動への
エネルギーの流れが間に合わなくなり、キャリアの平均
エネルギーの値は３／２ｋＴより大きくなる。このよう
なキャリアは、格子温度よりも高い状態となっており、
この状態がホットキャリアと呼ばれている。

このようなホットキャリアは、電界効果型半導体装置の
ドレイン近傍、ゲート酸化膜近傍等、強電界が集中する
部分で加速されて発生する。この付近で発生したホット
エレクトロンは、ゲート酸化膜に注入されＳｔ／Ｓｉｎ
、界面又は５ｉＯｚ中の捕獲中心に捕まる。この捕らえ
られたホットキャリアによって、空間電荷を形成し、電
界効果型半導体装置のｖ、、ｇｍなどの特性を変化させ
て、ＩＣの信頼性を損なわせていた。

このホットキャリア対策として、種々の方法が試みられ
ているが、素子構造の改良としてＤＤ（ダブルドレイン
）ＬＤＤ　（ライトドープドレイン）等の素子が考案さ
れている。

〔発明の目的〕

本発明はホットキャリア現象に強い、信頼性の高い新規
な電界効果型半導体装置を提供するものであります。

〔発明の構成〕

本発明は、上記の目的を達成するために、電界効果型半
導体装置において、ゲート電極とゲート絶縁膜と該ゲー
ト絶縁膜下に、禁制帯幅の異なる半導体層を有し、該ゲ
ート絶縁膜側には禁制帯幅の広い半導体層を有し、該禁
制帯幅の広い半導体層の下には、禁制帯幅の狭い半導体
層を存することを特徴とするものであります。

このような構成を取ることにより、ゲート電極に電圧を
印加した場合、チャネルはゲート絶縁膜直下ではなく、
禁制帯幅の狭い半導体層部に形成される。よって、この
ような素子の中で発生したホットキャリアがゲート絶縁
膜にまで到達するためには、禁制帯幅の広い半導体層を
通過しなければならないため、十分に高いエネルギーを
持った状態でゲート絶縁膜に達せず、消滅してしまう。

これにより耐ホツトキャリア現象を向上するものであり
ます。

以下に図面により本発明を説明します。

第１図は本発明の電界効果型半導体装置の概略断面図を
示しています。

図面において基板（１）例えばガラス、セラミック。

導体上に５ｉＮｌ￥ＩＪ等の絶縁膜を形成したもの、又
は単結晶シリコン等を用いることができる。このような
基板（１）上に禁制帯幅の比較的狭い第１の半導体層（
２）例えば、多結晶シリコン、単結晶シリコン半導体を
設けである。この第１の半導体層（２）上に第１の半導
体層（２）に比べて禁制帯幅の広い第２の半導体層（３
）が設けられている。この第２の半導体層（３）として
は、例えばアモルファスシリコン半導体、窒化珪素半導
体、炭化珪素半導体、炭素膜半導体等を用いることがで
きる。この第２の半導体層（３）または、第２の半導体
層（３）と第１の半導体層（２）の一部に電界効果型半
導体装置のソース領域（４）とドレイン領域（４゛）が
、中間領域（９）を挟んで形成されている。

この中間領域（９）上に、ゲート絶縁膜（６）とゲート
電極（７）が設けられ、ソース領域（４）ドレイン領域
（４”）にも各々接続用の電極（８）（８’）が設けら
れた構成となっている。

また、同図のＸ−ｘ”面に対応するエネルギーバンド図
を第２図（Ａ）に示します。第２図（Ａ）は、フラット
バンド状態のエネルギーバンド図であり、第１図の半導
体（２）として、多結晶シリコン半導体。

第２の半導体（３）として、アモルファスシリコン半導
体を用いた時の様子を示しています。

このような構成を持つ電界効果型半導体装置のゲート電
極（７）に正の電圧を加えた時のエネルギーバンドの様
子を第２図（Ｂ）に示す。この場合、ゲート電極（７）
に電圧を加えることによって、ゲート絶縁膜（６）の下
方にチャネルが形威される。第１の半導体層（２）に比
べて、第２の半導体層（３）は禁制帯幅が広いので、チ
ャネルはゲート絶縁膜（６）直下の第２の半導体層（３
）中ではなく、その下の第１の半導体層（２）中の領域
００）の付近に形成され、ソース。

ドレイン電流はソース電極（８）−ソース（４）−チャ
ネル００）−ドレイン（４゛）−ドレイン電極（８′）
のパスを通って流れる。

このようにキャリアは、ゲート絶縁膜（６）直下ではな
く、ゲート絶縁膜（６）より離れた位置に形威されたチ
ャネル００）を流れ、デバイス寸法の縮小等によりドレ
イン近傍またはゲート絶縁膜付近で強電界？ｉＪＴ域が
形威され、ホットキャリアが発生してもホットキャリア
は、第２の半導体層中の領域（９）を通過するために消
滅またはエネルギーを減少させて、ゲート絶縁膜に到達
することになり、ゲート絶縁膜が損傷を受けたり、ゲー
ト絶縁膜半導体層界面にトラップを形成することなく、
電界効果型半導体装置の信頼性を向上させるものであり
ます。

また、第１の半導体Ｎ（２）と、第２の半導体層（３）
の禁制４ｉＦ幅の差が少ない場合には、ゲート電極に電
圧を加えた場合に、チャネルがゲート絶縁膜直下と、第
１の半導体層と第２の半導体層の界面付近とに形威され
る場合がある。この場合、第２の半導体層の厚みを薄く
することにより、ゲート絶縁膜直下にチャネルが形威さ
れるのを防止できる。

また、この場合、第１の半導体層（２）を多結晶シリコ
ンとし、第２の半導体層（３）をアモルファスシリコン
とするように第１の半導体層に、第２の半導体層よりキ
ャリア生成効率の高い材料を使用すると、ゲート絶縁膜
直下及び、第１の半導体層と第２の半導体層の界面付近
にチャネルが形威されていても、実質的に大多数のキャ
リアは第１の半導体層と第２の半導体層界面付近に形成
されたチャネルを流れるので、同様に耐ホツトキャリア
効果を有している。

さらにまた、本発明構成によれば、チャネルがゲート絶
縁膜直下に形威されないので、キャリアはゲート絶縁膜
界面に界面準位によって捕獲されたり、界面近傍に存在
する固定電荷によってキャリアが散乱し、キャリアの移
動度が低下するという問題も同時に解決することができ
る。

尚、以上の説明においては、薄膜の電界効果型半導体装
置を主として示したが、一般のＭＯ３型電界効果型半導
体装置にも、本発明の概念を変更することなく適用する
ことができる。

また、使用する材料も本発明の概念を変更するものでな
ければ、アモルファス、多結晶、結晶を問わず幅広い材
料を選択することができる。

以下に実施例を示し本発明を説明する。

ｒ実施例１１ 第３図は本発明の電界効果型半導体装置の製造工程を示
す概略縦断面図である。

第３図（Ａ）において、本実施例では４５０°Ｃ〜５０
０°Ｃ程度の耐熱性を持つコーニング７０５９ガラスを
基板（１）として使用した。

尚、本実施例においては、基板（１）上に複数の素子を
形成した集積回路構造とはせず、一つの半導体装置につ
いて記載した。

まず、基板（１）を十分に洗浄した後、紫外光を基板（
１）表面に１０〜２０分間酸化性雰囲気下で照射し、洗
浄工程で除去できない基板表面上の付着有機物を除去し
、次にこの基板（１）上形底する半導体層との密着性向
上と基板表面からの不純物の拡散を防止した。さらにま
た、この基板（１）上にプラズマＣＶＤ法または光ＣＶ
Ｄ法にて窒化珪素膜（１１）を１０００人の厚さに形威
しガラス基板内部から不純物が拡散することを防止した
。

次にこの基板（１）をプラズマＣＶＤ装置内に設置しア
モルファスシリコン半導体６つ約５０００人の厚さに形
成した。この時基板温度を３５０°Ｃと若干高くして形
成したので、半導体層ａ力は結晶化が進んだ状態であっ
た。

次に第３図（Ｂ）に示すように第１のマスク■を用いて
、電界効果型半導体装置の部分のみを光アニール処理を
施し、多結晶シリコン半導体０３）とし、この半導体層
を第１の半導体層０つとする。こノ光アニール処理とは
、アモルファスシリコン半導体に対して高いエネルギー
を持つ光を照射し、アモルファスシリコン半導体を瞬時
に加熱し、その結晶性を高めるものであります。

本実施例においては、この高いエネルギーを持つ光とし
て２４８ｎｍの波長を持つＫｒＦエキシマレーザ光を用
いた。

このレーザ光のビーム寸法は５ｍＸ１０ａｍでありマス
クを用いて０つの領域にあたる部分のみに照射した。レ
ーザ光のエネルギー密度は１７０ｍＪ／　Ｃ＋ａであり
、レーザ光の照射パルスレートは１５ＰＰＳで２．８秒
間レーザ光を照射した。

このレーザアニールを施された部分は透過型電子顕微鏡
にて観察を行ったところ約８００〜１０００人程度の大
きさのグレインが膜全面に渡って見られ、多結晶状態と
なっていた。

またこの膜中の水素量は１原子％以下であり、モビリテ
ィ−の大きな多結晶半導体０３）が得られていた。本実
施例においては、このレーザ光の照射をマスクを用いて
行ったが、照射するレーザ光のビーム寸法及び形状を光
学手段を用いて素子外形寸法と同じように集光し、照射
するとマスクを必要とせず素子部のみを多結晶化するこ
とも可能であった。

本実施例ではレーザ光を照射して多結晶化を行ったが、
この時同時に基板加熱を行い、さらにレーザ光の照射時
間を長くすることにより、単結晶状態に近い半導体層を
得ることも可能であった。

本実施例で得られた、レーザアニール後の第１の半導体
ＮＯツの禁制帯幅は１．２３ｅＶであった。

この上面にスパッタリング法によりアモルファスシリコ
ン半導体側を１０〜２００人の範囲、本実施例では８０
人の厚さに形成し、第２の半導体層０４）とした。この
アモルファスシリコン半導体中には水素をできるだけ含
まない条件で作製を行った。すなわち、この第２の半導
体１ｏＩＯ中に水素が多量に存在すると、この水素が移
動してゲート絶縁膜付近で５ｔ−０結合と反応し、この
付近で新たに界面準位を形成する。そのため、この第２
の半導体層０４）には余分な水素、多量の水素を含まな
いようにすることが重要であった。

この得られた第２の半導体層間の禁制帯幅は１゜５７ｅ
Ｖであり、通常のアモルファスシリコン半導体のそれよ
り、若干小さく余分な水素が含まれていない状態であっ
た。

次に第２の半導体層側の全面にＣＶＤ法により酸化珪素
絶縁膜を約１ａｍの厚さで形成し、前のレーザアニール
工程にて使用した、第１のマスクを用いて、この酸化珪
素膜をパターニングし、素子周辺の絶縁領域０つを形成
し、第３図（Ｃ）の状態を得た。

次にこの基板表面にプラズマ酸化処理を施し、全面に酸
化珪素膜を８０人の厚さに形成する。次にこの酸化珪素
膜上にリンが多量にドープされた多結晶珪素をＣＶＤ法
にて２０００人の厚さに形成する。次に第２のフォトマ
スク■を用いてゲート電極０７）とゲート絶縁膜０６）
とをセルファライン構造で形成した。本実施例ではゲー
ト絶縁膜としてプラズマ酸化処理によって得られた酸化
珪素膜を使用したが、その他に窒化珪素膜等の絶縁膜を
使用することも可能である。特にこの窒化珪素膜を光Ｃ
ＶＤ法にて形成した場合、ゲート絶縁膜と半導体層との
界面に形成される界面準位は５．３×１０１０個／ｄと
非常に少ないものが得られ、よりホットキャリア効果の
少ない信頼性の高い電界効果型半導体装置を実現するこ
とができた。

次にこの工程によって形成された開口部（１８）を通し
て不純物を導入し、ソース、ドレイン領域の形成を以下
に示す順序で行った。

まず、基板をプラズマ処理装置内に設置し、反応室内を
１０−’Ｔｏ　ｒ　ｒ迄初期排気を行う、次に反応室内
にＨｅ気体とフォスフイン気体（ＰＨ，）を導入し、排
気系のコンダクタンスを調整して反応室内の圧力を０．
０７Ｔｏｒｒとした。この時フォスフインは３％の濃度
に調整されて、反応室内に導入された。この状態で高周
波電力を２００Ｗ印加し、プラズマを発生し、このプラ
ズマ中に基板を置き、１５分間プラズマ処理を行った。

開口部０８）を通して第２の半導体層０ωが外部に露出
しており、この部分にリンがドーピングされ、ソース、
ドレイン領域θ９）、（１９°）が形成される。この第
２の半導体層０４）は本実施例においては、アモルファ
スシリコン半導体を使用しているため、プラズマ処理に
より十分な深さまでリンがドーピングされる。しかし、
この−ドーピングされたリンは、十分に活性化状態とな
っていないので、このドーピングされた部分に対し、再
度レーザ光を照射し、この領域を活性化すると同時に、
ソース、ドレイン領域（１９１，（１９°）を多結晶化
し、より導通性を高くした。この時レーザ光は、エネル
ギー密度１２０ｍ　Ｊ　／　ｃ４で１ｏｐｐｓのパルス
光を５秒間照射した。

また、このレーザ光照射は、リンのプラズマドーピング
と同時に行ってもよい。この場合、プラズマ処理装置内
にレーザ光を導入する工夫が必要となるが、一方、照射
するレーザ光のエネルギー密度を５０ｍＪ／ｃｆｆｌに
でき、第２の半導体層に与えるダメージを最小限にでき
る。

このようにして、第３図（Ｄ）に示す状態を得る。

最後に、公知のスパッタリング方法により、モリブデン
金属を３０００人の厚みに形威し、第３のマスク■を使
用して、公知のフォトリソグラフィーにより、ソース、
ドレイン電極Ｃ！［Ｄ、（２０’）を形成して、電界効
果型半導体装置を完成させた。

この素子を動作状態で１ケ月連続動作させた結果Ｖア並
びにｇｍは、はとんど変化せず、このデータを基にして
外挿し、１０年後のＶ７並びにｇｍの変化量は５％以内
であった。

本実施例において、第１の半導体層として多結晶シリコ
ン半導体を第２の半導体層として、アモルファスシリコ
ン半導体を用いた、この２つの半導体層の禁制帯幅の差
は過大なものではない。そのため、第２の半導体層の厚
みが１０〜１０００大特に禁制帯幅の差が０．２ｅＶ以
下である場合は、１０〜２００人とすることで、チャネ
ルがゲート絶縁膜直下に形成されることを防止すること
が、可能であると実験的な知見が得られている。

すなわち、第２の半導体層の厚みを２００Å以下とすれ
ば、ゲート絶縁膜直下ではなく、第１の半導体層付近に
チャネルを形成することが可能であった。

「実施例２」 実施例１と同様に、前処理とに基板洗浄、紫外光処理並
びにブロッキング層が形成された基板を本実施例におい
ても使用した。また、作製工程も一部を除き第３図に示
す通りである。この基板（１）上にＣＶＤ法にてアモル
ファスシリコン半導体０２）を約６０００Åの厚さに形
成した。この時、基板の作製温度は２５０°Ｃであり、
真性または若干Ｐ型を示す半導体層とするため、原料気
体である珪化物気体に対し１０〜１１００ｐｐの割合で
ジボラン気体を混入し、半導体層中に微量のボロンを添
加した。

この時に添加するボロンの量によって、電界効果型半導
体装置のＶｔＯのコントロールが可能である。

次に、第１の半導体層領域の外に外形寸法と同じレーザ
ビームをこの半導体層に照射し、この照射領域を多結晶
シリコンとした。このレーザ光は、３０８ｎｍの波長の
ＸｅＣ１エキシマレーザ−光を使用した。レーザビーム
の寸法は、２５０μｍ×１５０μｍであり、マスクを用
いることなく、第１の半導体ＮＳＭ域０３）を多結晶化
し、その領域の禁制帯幅は１．２５ｅＶであった。レー
ザビームのエネルギー密度は２００ｍＪ／ｃ＋ａ、パル
スレート１Ｏｐｐｓで４秒間レーザパルスを照射した。

さらにこの第１の半導体層０３）を含む全面に、第２の
半導体層０４としてプラズマＣＶＤ法により、炭化珪素
半導体層を２００人の厚さで形成した。

その時の条件を以下に示す。

基板温度　　　３００°Ｃ 反応気体　５ｉ２Ｈ１トＣＨ。

（ＣＨ，／Ｓ　１ｚＨｂ＝５％） Ｒ「パワー　　１５０Ｗ 反応圧力　　　０．１３Ｔｏｒｒ この第２の半導体０４）である炭化珪素半導体層の禁制
帯幅は２．０６ｅＶと、広い禁制帯幅を持つものであっ
た。この後、実施例１と同様の方法にて素子周辺領域０
９．ゲート絶縁膜００．ゲート電極０７）。

ソース、ドレイン領域０９）、（１９°）並びにソース
、ドレイン電極なΦ、（２０’）を３枚のフォトマスク
を用いて形成し、電界効果型半導体装置を完成させた。

特に本実施例においては、ゲート電極並びにソース、ド
レイン電極として、珪化物金属、例えばタングステンシ
リサイドを使用した。そのため同一の基板上に複数の素
子を設ける集積化構造に本発明を適用した場合、半導体
装置完成後の後工程で、加える温度が少々高＜（５００
〜６００°Ｃ）なっても素子特性が悪化しない。また、
電極の配線抵抗が下がるため、発熱を防止でき、素子の
応答速度を速くできる特徴があった。

本実施例において、第１の半導体層０３）と第２の半導
体層０４）との禁制帯幅の差は０．８１ｅＶと相当大き
い。このような場合、チャネルはゲート絶縁膜直下では
なく、第１の半導体層付近に形成される。よってゲート
電圧を加えることによって、チャネルが第１の半導体付
近に形成される範囲内で、第２の半導体層の厚みを変化
させることにより、ゲート絶縁膜からチャネル形成領域
までの距離を変化させることが可能である。

しかし、チャネルをよりゲート絶縁膜より離れて形成す
るために、第２の半導体層の厚みを厚くしすぎると、ゲ
ート電圧をより高くする必要が生じてくる。このように
電圧を高くすることは、実用的ではなく、第２の半導体
層の厚みは２０００Å以下で調整することが必要であっ
た。

ｒ実施例３」 本実施例においても実施例１と同様に前処理として、基
板洗浄紫外光処理並びにブロッキング層が形成されたガ
ラス基板を使用する。ただし、ガラス４板はコーニング
７０５９ガラスではなく、通常のソーダガラスを使用し
た。この基板上にプラズマＣＶＤ法にて、シリコンゲル
マ半導体層を４０００人の厚みで形成した。その作製条
件を以下に示す。

基板温度　　　２８０　’Ｃ 反応気体　Ｓ　ｉＨ４＋　Ｇ　ｅ　Ｈ４（Ｃ，ｅ／Ｓ　
ｉ＋Ｇｅ＝０．４） Ｒｆパワー　　６０Ｗ 反応圧力　　　０．ＩＴｏｒｒ 得られた膜の禁制帯幅は１．３６ｅＶであった。

このように形成されたシリコンゲルマニウム半４体を第
１の半導体０３）として使用した。この半導体は禁制帯
幅が狭いので、実施例１，２のようにレーザアニール工
程を行なうことなく、狭いＥｇの半導体層として用いた
。

次に実施例１と同様にこの半導体層上にアモルファスシ
リコン半導体層０４）を形成した。この半導体層の禁制
帯幅は１．６７ｅＶであった。また、厚みは６０人とし
た。

以下実施例１と同様の工程に従い、電界効果型半導体装
置を完成させたが、ソース、ドレイン領域に不純物をド
ーピングする際に、レーザ光にてアニールする強さを強
くしてアニール処理を施し、第４図に示すようにソース
、ドレイン領域（１９）、（１９’）第１の半導体層Ｑ
３）の一部にまで形成した。

このような構成によって、第１の半導体層０３）に形成
されたチャネル部に、効率よくキャリアを流すことが可
能となり、トランジスタ特性が向上した。

〔効果］ 本発明構成をとることにより、電界効果型半導体装置の
チャネルをゲート絶縁膜直下ではなく、離れた位置に形
成でき、ホットキャリア現象による素子特性の劣化を防
止でき、信頼性の高い電界効果型半導体装置を実現する
ことができた。

これにより、素子の寸法をさらに縮小することができＩ
Ｃの集積度をさらに向上することが可能となった。

また、第２の半導体層の厚さを調整することでチャネル
が形成される位置を容易に、変更する事が実現できた。

【図面の簡単な説明】

第１図及び第４図は本発明の電界効果型半導体装置の概
略図を示す。 第２図は本発明の電界効果型半導体装置のエネルギーバ
ンド図を示す。 第３図は本発明の電界効果型半導体装置の作製工程を示
す。 ｌ・・・基板 ２．１３・・・第１の半導体層 ３．１４・・・第２の半導体層 ４．４’　、１９．１９’　　・ソース、ドレイン領域
６、１６　・　・　・ゲートｖ７！！、縁膜７．１７・
・・ゲート電極 １０・・・チャネル部 １１・・・窒化珪素膜

Claims (1)

1. 【特許請求の範囲】 １、ゲート電極とゲート絶縁膜とソース、ドレイン領域
   並びにチャネル形成領域を有する電界効果型半導体装置
   であって、前記ゲート絶縁膜下に禁制帯幅の異なる半導
   体層を有し、前記半導体層のうち、前記ゲート絶縁膜側
   には禁制帯幅の広い第２の半導体層を有し、前記第２の
   半導体層下には禁制帯幅の狭い第１の半導体層を有する
   事を特徴とする電界効果型半導体装置。 ２、特許請求の範囲第１項において、前記禁制帯幅の広
   い第２の半導体層にソース、ドレイン領域が設けられて
   いることを特徴とする電界効果型半導体装置。 ３、ゲート電極とゲート絶縁膜とソース、ドレイン領域
   並びにチャネル形成領域を有する電界効果型半導体装置
   であって、前記ゲート絶縁膜下に禁制帯幅の異なる半導
   体層を有し、前記ゲート電極に所定の電圧を加えた時に
   チャネル領域は前記ゲート絶縁膜より離れた禁制帯幅の
   狭い半導体層近傍に形成され、キャリアは前記ゲート絶
   縁膜より離れた位置に形成された前記チャネルを通して
   、ソース、ドレイン間を流れる事を特徴とする電界効果
   型半導体装置。