JPH01277378A

JPH01277378A - トラッククロス信号計数装置

Info

Publication number: JPH01277378A
Application number: JP10597488A
Authority: JP
Inventors: Satoshi Okabe; 聡岡部
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1988-04-28
Filing date: 1988-04-28
Publication date: 1989-11-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明はトラックを右する円盤状記録媒体に情報を記録
又は再生するために任意トラックにシークするためのト
ラッククロス信号計数装置に関する。

［従来の技術］近年、情報の記録手段として円盤状の記録担体を用いた
記録再生装置が広く用いられる。又、最近、光学式ピッ
クアップ（又は光学ヘッド）を用いて、高密度記録ので
きる光デイスク装置も普及している。この光ディスク装
置に用いられる光デイスク上の情報トラック間隔は通常
１．６μｍ程痕１あり、そのため光ディスクは他のメモ
リと比較しても高密度な記録ができるが、一方、光学ヘ
ッドの目標トラックへの位置付けは他のディスク型メモ
リに比べて極めて微細な制御技術が要求される。光デイ
スク上の目標トラックへ光学ヘッドを位置付けるシーク
υＪｉｌｔ方式としては、光デイスク上のトラックを横
切る時に発生するトラッククロス信号を計数して目標ト
ラックをシークする方式があり、この方式は外部スケー
ルを基準として光学ヘッドをシークして位置付ける方式
よりも−度で確実に位置付けする事が可能である。しか
し、通常光ディスク上のトラックは複数の情報区域（以
下セクターと貯ぶ）に分かれており、各セクタの先頭に
はトラッククロス信号を得るための円周状あるいはスパ
イラル状の満（以下グループと呼ぶ）が途切れている部
分があり、その部分にトラック番地あるいはセクタ番り
などが予め記録されていたり、プッシュプルトラッキン
グ方法におけるトラックオフセットを除去するための鏡
面部（以下ミラーマークと呼ぶ）が設けられていたりす
る。このような光デイスク上を光学ヘッドがトラックク
ロス信号を計数しながら、目標トラックをシークする際
、グループの途切れた部分を光学ヘッドから発せられる
光スポットが通過した場合にトラッククロス信号が欠落
し、正確にトラッククロス信号が計数できないという欠
点があった。

このような欠点を解決する手段として特開昭５９−２２
１８７８号公報があり、この構成を第１２図に示す。

（トラック）クロスパルスは、直接及びインバータ１を
介して第１の７リツプ７０ツブ２に入力され、このフリ
ップフロップ２の出力は第２の７リツプフロツプ３に入
力され、第１及び第２の７リツプフロツプ２，３の出力
はアンド回路４を経てオア回路５に入力され、このオア
回路５の出力はクロスパルスカウンタ６に入力される。

一方、パルス間の間隔を計数するための標準パルスを発
生する標準パルス発生１７の出力はパルス間カウンタ８
に入力され、このカウンタ８の出力はアンド回路９及び
割算回路１０に入力される。

このアンド回路９の出力はカウンタ値記憶回路１１に入
力され、この回路１１で記憶している前のパルス間カウ
ンタ値は割算回路１０により、上記パルス間カウンタ８
から出力されるカウンタ値を割算する。この割算回路１
０の出力は、１だけ減算する一１回路１２を経てパルス
発生器１３に入力され、この−１回路１２の出力値によ
り付加するクロスパルスを発生させる構成となっている
。

この従来例はトラッククロスパルスの間隔を標準パルス
の数でカウントし、カウント値を記憶し、次のトラック
クロスパルスまでの間隔をまた標準パルスでカウントし
、前回のカウント値と比較し、その差異の時間分に相当
するトラッククロスパルスを付加することによってトラ
ッククロスパルスの抜けを補うものである。

従って、第１３図に示すタイミングヂャートに示すよう
に、り０ツクパルス八が欠落しない場合にはパルス発生
回路１３はパルスを出力しないが、りＯツクパルスが欠
落づると、次のクロックパルスの後でパルス発生回路１
３はＤに示すようにパルスを出力し、トラックパルスの
抜けを補う。

［発明が解決しようとする問題点］上記従来例は、余分にトラッククロスパルスが発生した
場合にはその補正が行われない欠点がある。

また、第１４図（ａ）に示すように、トラッククロスパ
ルスが１つおいて２つ欠落するような場合には、同図（
ｂ）に示すような補正しか行われず、誤ったトラックク
ロスパルスの計数を行うことになる。

本発明は上述した点にかんがみてなされもので、トラッ
ククロスパルスが欠落又は余分に発生した場合にも、ト
ラッククロスパルスの補正を正確に行い、目標トラック
へのシークを短時間で且つ確実に行うことのできるトラ
ッククロス信号計数装置を提供することを目的とする。

Ｅ問題点を解決する手段及び作用】本発明は記録担体のトラックを横切る時に得られるトラ
ッククロス信号を計数することによって、目標Ｉ・ラッ
クを検索するシーク制御装置においてトラッククロス信
号間隔を計数するトラッククロス信号間隔を記憶する手
段と、計数したトラッククロス信号間隔と前記記憶手段
に記憶されている前回のトラッククロス信号［隔を比較
する比較手段と、前記比較手段よりの出力に対応してト
ラッククロス信号を付加あるいは減少させるようなパル
ス発生手段と、トラッククロス信号を付加あるシ１は減
少させた際は前記記憶手段の中の記憶値をそのままホー
ルド１６手段とから構成されている。

しかして、上記計数手段により、トラッククロス信号間
隔を計数し、前回のトラッククロス信号間隔と比較手段
で比較し、前回のトラッククロス信号間隔のｎ倍の場合
はｎ個のパルスをパルス発生手段が発生し、１／ｎ倍の
場合は１／【）の間隔のパルスｎ個でパルス発生手段が
パルスを１個発生する。パルス発生手段がトラッククロ
スパルスを付加あるいは減少させた場合は前記記憶手段
の中の記憶値をそのままにホールドしておく。

［実施例］以下、図面を参照して本発明を具体的に説明する。

第１図ないし第５図は本発明の第１実施例に係り、第１
図は第１実施例の構成を示すブロック図、第２図は比較
回路を示す回路図、第３図はクロスパルス補正回路の構
成を示すブロック図、第４図はウィンドウ型比較回路の
回路図、第５図は第１実施例の動作を示すタイミングチ
ャート図である。

第１図に示すように、第１実施例のトラッククロス信ｑ
計数装首２１は、図示しない円盤状光ディスクに対し、
光学ヘッドで目標トラックにシークする場合、トラック
を横切る際に発生するトラッククロス信号をパルス化し
てそのトラッククロスパルスを計数する装置である。

光学ヘッドからのトラックエラー信号は、クロスパルス
生成回路２２に入力され、波形整形してクロスパルスを
出力する。このクロスパルスはパルス問カウンタ２３に
入力され、このパルス間カウンタ２３は２つのクロスパ
ルスが入力される間に基準り０ツク発生回路２４から入
ノ〕される基準クロックを計数し、そのｚｔ数値をＤ／
八へンバータ２５に出力する。このＤ／Ａコンバータ２
５は計数値をアナログ信号に変換し、除算回路２６に出
力すると共に、サンプルホールド回路２７にも出力Ｊる
。

上記サンプルホールド回路２７は、前回のクロスパルス
間のカウンタ値をホールドし、そのホールドしたカウン
タ値を除算回路２６に出ｈ′１′る。

この除算回路２６はＤ／Ａコンバータ２５を経て入力さ
れるカウンタ値をサンプルホールド回路２７で保持した
前回のクロスパルス間カウンタ値で除算し、その除ｎ結
果を比較回路２８に出力する。

この比較回路２８は、パルスが欠落した場合には正のパ
ルスを、余分に計数してしまった場合には例えば負のパ
ルスを出力させて欠落又は余分の場合に異なる補正を行
えるように１゛るためのものである。

この比較回路２８の出力は、クロスパルス補正回路２９
に入力される。このクロスパルス補正回路２９は、クロ
スパルスが欠落した場合にはそれを補正するパルスを出
力し、一方クロスパルスを余分に計数した場合には１つ
パルスを減らす補正を行い、り０スバルスカウンタ３０
に出力する。

尚、クロスパルス補正回路２９はランプルホールド回路
２７に更新パルスを出力できるようにしである。又、こ
のクロスパルス補正回路２９には、クロスパルス生成回
路２２からのクロスパルスが入力される。

上記クロスパルスカウンタ３０はクロスパルス補正回路
２９を通すことにより、欠落又は余分のクロスパルスが
ある場合でも、正しいクロスパルスのカウンタ値を出力
する。このカウンタ３０のカウンタ値によって、目標ト
ラックまでのクロスパルスのカウンタ値に一致している
か否かにより、目標トラックへのシークを行える。

ところで、上記比較回路２８の構成を第２図に示す。

除算回路２６の出りは比較回路２８を形成する比較２Ｓ
３２に入力され、基準電圧Ｖ１と比較し、その差分に相
当するレベルの信号をクロスパルス補正回路２９側に出
力する。

上記基準電圧ｖ１は、除算回路２６の出力が１程度以上
の場合の出力レベルより若干小ざく設定されている。（
例えば０．７５〜０．８Ｖ程度）従って、クロスパルス
の扱けがない場合（この場合には除算回路２６の出力は
ほぼ１）又はクロスパルスの抜けが生じた場合（はぼ２
以上）には、この比較器３２はその差分に相当するレベ
ルの正のパルスを出力する。一方、余分のクロスパルス
が入力されてしまった場合には除算回路２６の出力は１
より小さくなるため、比較器３２の出力は負のパルスを
出力づる。

上記比較回路２８の出力が入力されるクロスパルス補正
回路２９は第３図に示す構成である。

第３図に示すようにクロスパルス補正回路２９は、クロ
スパルスにより所定のパルスを出力するモノステーブル
マルチバイブレータ（以下、モノマルチと記す。）４０
と、余分のパルスを含まないクロスパルスの場合にはそ
のまま出りするノーマルパルス出力部４１と、上記比較
回路２８の出力信号により欠落したパルスを補正する抜
はパルス補正部４２と、余分のパルスを補正する余剰パ
ルス補正部４３と、これら両補正部４２．４３の入力信
号から欠落及び余剰パルスを補正した正しいクロパルス
を出力するパルス発生部４４と、上記サンプルホールド
回路２７のクロスパルス間７３ウンタ値の更新パルス、
つまりサンプルホールドパルスを出力する更新パルス生
成部４５とから構成される。

上記モノマルチ４０は、第５図（ａ）に示すクロスパル
スの立下がりから、同図（Ｃ）に示す如く、このクロス
パルスをデイレイしたデイレイパルスを出力し、このデ
イレイパルスをノーマルパルス出力部４１と、両補正部
４２．４３のｖＩｎ用ゲート信号に用いている。

上記ノーマルパルス出力部４１は、比較回路２８から出
りされる信号及び上記モノマルチ４０のゲート信号が入
力されるアンド回路４７で構成され、このアンド回路４
７の出りはパルス発生器４４に入力される。尚、上記ア
ンド回路４７は比較回路２８が正の場合モノマルチ４０
のパルスをパルス発生器４４に出力する。

上記法はパルス補正部４２は、比較回路２８から出りさ
れる信号を比較する複数の比較回路５１ａ、５１ｂ、・
・・と、これら比較回路５１ａ、５１ｂ、・・・の出り
信号がそれぞれ入力されるアンド回路５２ａ、５２ｂ、
・・・と、アンド回路５２ａ、５２ｂ、・・・の出力信
号のタイミングをずらす遅延回路５３ａ、５３ｂ、・・
・とから構成される。

例えば比較回路５１ａのＩＱ［圧は、第２図に示すよう
に基準電圧Ｖａ（例えば２−Ｖｌ＜Ｖａ＜３−Ｖｌ）に
設定してあり、パルスの扱けが１つあった場合（この場
合比較回路２８の出力はほぼ２−Ｖａになる。）のみ“
Ｈ″のパルス信号を出力する。また、比較回路５２ａの
基準電圧は、上記比較回路５１ａのレベルよりさらに高
いレベルに設定してあり、パルスの広けが２つあった場
合のみ“Ｈ”のパルス信号を出力する。他の比較回路５
１ｃ等はこれより多いパルスの扱けを補正するためのも
のである。

一方、余剰パルス補正部４３は、上記比較回路２８の出
力信号が入力される複数のウィンドウ型比較回路５４ａ
、５４ｂ、・・・と、これら比較回路５４ａ、５４ｂ、
・・・の出力信号がそれぞれ入力されるアンド回路５５
ａ、５５ｂ、・・・と、アンド回路５５ａ、５５ｂ・・
・の出力信号により余分のパルスを消去して正しいパル
スのみを出力する余剰パルス消去！５６ａ、５６ｂ、・
・・とからなる。

上記アンド回路５５ａの出力は、余剰パルス消去部５６
ａを形成するＳＲフリップ７０ツブ５７ａのセット端に
入力されると共に、モノマルチ５８ａに入力される。こ
のフリップフロップ５７ａの出力は遅延回路５９ａを経
てデイレイされた後、モノマルチ５８ａの出力と共にア
ンド回路６０ａを経てパルス発生器４４に入力される。

一方、更新パルス生成部４５は、両補正部４２゜４３の
比較回路５１　ａ、５１　ｂ、−５４ａ、５４ｂ、・・
・の出力信号が入力されるオア回路６１と、このオア回
路６１の出力を反転するインバータ６２と、このインバ
ータ６２の出力及びモノマルチ４０の出力パルスが入力
されるアンド回路６３とから構成される。この更新パル
ス生成部４５は、俵はパルス又は余剰パルスが検出され
たか否かをオア回路６１でその論理和をとり、それをイ
ンバータ６２で反転し、パルスの抜は又は余剰が検出さ
れた場合にはモノマルチ４０によるパルスが更新パルス
として出力されるのを禁止（して前のカウンタ値をホー
ルド）ツ°るものである。

尚、余剰パルス補正部４３を構成するウィンドウ型比較
回路５４ａの構成を第４図に示す。

入力信号は、２つの比較回路６４ａ、６５ａの一方の入
力端に印加され、他方の入力端に印加された電圧Ｖ　ａ
’　、　Ｖ　ａ”に比較され、これらの比較回路６４ａ
、６５ａの出力はアンド回路６６ａを経て出力される。

上記電圧■ａ’　、　ｙ　ａ“は第４図（ｂ）に示１よ
うに設定してあり、これら２つの電圧Ｖ　ａ’　、　Ｖ
ａ＃の閤のレベルの信号、つまり余分に１つクロスパル
スが入力された場合にのみ１１８　Ｈの信号を出力する
。比較回路５４ｂでは、さらに負で低いレベルに設定し
てあり、余分に２つのクロスパルスが入力された場合に
のみ“Ｈ”のパルス信号を出力する。他の比較回路５４
Ｇは、ざらにパルスが余分に生じた場合に対処するため
のものである。

この第１実施例の動作を以下に説明する。

トラックエラー信号は、クロスパルス生成回路２３に入
ノＪされ、第５図（ａ）に示すようなりロスパルスを出
力する。

上記クロスパルスはパルス問カウンタ２３に入力され、
２つのクロスパルス間で、基準りＯツクを計数し、その
カウンタ値をＤ／Ａコンバータ２５を経て除算回路２６
に出力し、前回のパルス間で晶１数したカウンタ値を出
力するサンプルホールド回路２７のカウンタ値で除算さ
れる。

この除算された値は、比較回路２８に入力される。

上記比較回路２８は、第２図に示すように除剪された値
と、予め設定された基準電圧■１とを比較器３２で比較
づる。

上記基準電圧■１は、正規のパルス間（又ｔま央けがあ
った場合のパルス間）でのカウンタ値より許容レベル程
度小さく設定されており、これらの場合には正のパルス
出力となり、第５図（ｂ）に示す信号が出力される。

以下、抜はパルスが生じる場合について説明する。

上記クロスパルスはモノマルチ４０に入力され、第５図
（Ｃ）に示すようにクロスパルスの立下がり時にパルス
を出力する。従って、第５図（ａ）に示ＪようにＰ３．
Ｐ５の如く、クロスパルスの扱けが生じた場合には、こ
のモノマルチ４０もパルスを出力しない。

一方、上記クロスパルスは比較回路４６に入力され、こ
の比較回路４６の出方とモノマルチ４０のパルス出力と
はアンド回路４７を通すことにより、第５図（ｄ）のパ
ルスを出力づる。

一方、上記抜はパルス補正部４２を形成する比較回路５
１ａは、その基準電圧が第５図（ｂ）に示すようにＶａ
に設定しであるので、扱はクロスパルスが生じると、第
５図（ｅ）に示すように“Ｈ”の信号を出力する。従っ
て、この比較早路５１ａとモノマルチ４０の出力とをア
ンド回路５２ａを通した出力は、第５図（「）に示すよ
うに抜はクロスパルスが生じた場合、その次のクロスパ
ルスを出力する。

上記アンド回路５２ａの出力は遅延回路５３ａによって
遅延され、第５図（０）に示すように若干デイレイされ
たパルスとなり、パルス発生器４４に入力される。しか
して、このパルス発生器にて比較回路４６、アンド回路
４７を経たパルスと加算されたパルスをクロスパルスカ
ウンタ３０に出力する。

上記説明ではクロスパルスがＰ３．Ｐ５のように扱けた
場合に対して説明しだが、例えばＰ３゜Ｐ４と連結して
抜けが生じると、次の比較回路５１ｂにより検知され、
その抜けの補正が行われるようになる。

上記比較回路５１ａ、５１ｂ、・・・の出力はオア回路
６１、インバータ６２、アンド回路６３を経てサンプル
ホールド回路２７に出力されるが、比較回路５１ａ、５
１ｂ、・・・０１つでも“ト）”になると、第５図（ｈ
）のようにサンプルホールド回路２７にサンプリングパ
ルスを出力しない。

つまり、正規にクロスパルスが検出された場合にのみ、
サンプリングを行い、そのカウンタ値の更新を行う。

尚、第５図（ｈ）　ニおイテ、ｍＯ、ｍｌ　、　・・・
は、サンプルホード回路２７に保持されたカウンタ値を
表わしている。

上記のように正規のクロスパルスが検出された場合にの
み、サンプルホールド回路２７のカウンタ値の更新を行
うことにより、誤動作を防止すると共に、パルスの抜け
の数に殆ど影響されることなく対応できるフレキシビリ
デイのあるクロスパルス補正を行えるようにしている。

次に、余分にクロスパルスが発生した場合、つまり第５
図（ａ）において、Ｐｌｏ、ＰＩ３のように余分のクロ
スパルスが発生した場合について説明する。

上記クロスパルスＰ１０．Ｐ１３のようにクロスパルス
間が短くなると、除ｔ′＞回路２６の出ノＪレベルが小
さくなり、比較回路２８の比較器３２は、第５図（ｂ）
に示すように負のレベルの信号を出力する。

しかして、比較回路５４ａにより、第５図（ｉ）に示す
ように余分のクロスパルスが出力されるときに正のパル
ス信号を出力する。従って、アンド回路５５ａの出力は
第５図（ｉ）のように上記正のパルス信号期間に余分の
クロスパルスが出力される。このアンド回路５５ａの出
力は、ＲＳフリップフロップ５７ａに入力され、第５図
（ｋ）の信号を出力する。この信号は遅延回路５９ａに
より第５図（１）の信号を出力し、またモノマルチ５８
ａは同図（ＩＩＩ）の信号を出角し、アンド回路６０８
により、同図（ｎ）のパルスを出力する。このパルスに
よりＲｓフリップ７Ｏツブ５５ａはリセットされる。

上記アンド回路６０ａを経たパルスは、第５図（ｋ）と
（ａ＋）の論理和出力であり、第５図（ロ）に示すもの
、つまり余分にクロスパルスが発生した場合には、その
次のクロスパルス後に補正のパルスをパルス発生器４４
に出力する。

しかして、第５図（０）に示すように抜は又は余分のパ
ルスがある場合にも、これらを補正して、正しい数のク
ロスパルスがクロスパルスカウンタ３０に入力される。

従って、この第１実施例のトラッククロス信号計数装置
２１を用いて、トランクシーク又はトラックアクセス手
段を形成すれば、そのトラッククロスパルス数によって
、目標トラックへのシーク又はアクセスを短時間で確実
に行うことができる。

第６図は本発明の第２実施例の構成を示す。

この第２実施例は、第１図（示１第１実施例において除
算回路２６の出力をＡ／Ｄコンバータ７１に入力してデ
ィジタル信号にした後、Ｉ１０ボート７２を経てＣＰＵ
７３に入力している。

上記ＣＰＵ７３では、除算回路２６の除算結果に応じて
、ｎ個のパルスを加えたり、ｎ（１１のパルスを減じた
りする演算を行い、１１０ボート７２を経てパルス発生
器７４に出力する。このパルス発生Ｂ７４は、Ｉ１０ボ
ート７２を経て入力されるパルスにより、所定のパルス
幅のパルスをクロスパルスとしてクロスパルスカウンタ
７５に出力する。

上記ＣＰｕ７３は正規のクロスパルスと判断した場合に
は、Ｉ１０ボート７２を経てサンプルホールド回路２７
に更新用のナンプルホールドパルスを出力し、Ｄ／Ａコ
ンバータ２５を経たパルス間カウンタ値をサンプルホー
ルドさせる。

この第２実施例は、上記第１実施例におけるクロスパル
ス補正回路２９の構成をＣＰＵ７３を用いて同等の処理
を行うものにしてあり、その作用効果は上記第１実施例
とほぼ同様である。

第７図は本発明の第３実施例を示す。

この実施例は、第１図に示すパルス間カウンタ２３の出
力をアナログ信号に変換することなく、ディジタル除ｎ
器８１に出力する。また、このパルス間カウンタ２３の
出力は、記憶レジスタ８２にも出力される。

上記除算器８１は、パルス間カウンタ２３からのカウン
タ値と、記憶レジスタ８２内に記憶された前回のパルス
間カウンタ値で除算し、その除算結果をクロスパルス補
正回路８３に出力する。

このクロスパルス補正回路８３には、クロスパルス生成
回路２３からクロスパルスが入力され、このクロスパル
ス補正回路８３は、遅延回路８４を介して記憶レジスタ
８２のカウンタ値の更新のパルスを出力すると共に、抜
は又は余分のパルスを補正したクロスパルスをクロスパ
ルスカウンタ８５に出力する。

上記クロスパルス補正回路８３の構成を第８図に示す。

上記除算器８１の出力は、複数のカウンタ８６ａ、８６
ｂ、８６ｃ・・・に入力される。これらカウンタ８６ａ
、８６ｂ、８６Ｃ，・・・はり０スパ／Ｌ／スにて同期
して計数動作を行うものであり、また各プリセット端に
はそれぞれ異るプリセット値、例えば１１００Ｂ　、　
１００ＯＢ　、　０１００Ｂが印加され（ここで８は２
進表示であることを示す。）、０−ド回路８７のロード
信号によりプリセット値がロードさレル。また各カウン
タ８６ａ、８６ｂ、８６ｃ。

・・・のキＶり出力端にｔよそれぞれモノマルチ８８ａ
。

８８ｂ、８８Ｇ、・・・が接続され、キャリ出力にてパ
ルスを出力する。

上記モノマルチ８８ｂ、８８ｃ、・・・の出力パルスは
遅延回路８９ｂ、８９ｃ、・・・を介して、またモノマ
ルチ８８ａは直接パルス発生器９０に入力され、このパ
ルス発生器９０番よ入力されるパルスにより、クロスパ
ルスを出りする。

尚、このパルス発生器９０は、このパルス出力をロード
回路８７に出力すると共に、クロスパルスがセット入力
端に印加されるＳＲフリップフロップ９１のリセット端
子に印加する。

このＳＲフリップフロップ９１の出力は遅延回路９２を
介してＤフリップフロップ９３のデータ入力端に印加さ
れる。このＤフリップフロップ９３のクロック人Ｉｆｔ
にはクロスパルスが印加され、リセット端子にはパルス
発生器９０のパルス出力が印加される。

又、上記フリップフロップ９３、遅延回路８９ｂ、８９
ｃ、・・・の出力はオア回路９４、インバータ９５、ア
ンド回路９６を介して、補正パルスを出力する場合には
、記憶レジスタ８２のレジスタ値の更新を行わないよう
にしている。

この第３実施例では、除算器８１によりパルス間カウン
タ２３から出力されるカウンタ値と記憶レジスタ８２内
に記憶されている前回のパルス間カウンタ値で除界し、
その除算結果をクロスパルス補正回路８３に出力する。

この除算結果はほぼ１又はほぼｎ倍又はほぼ１／ｎとな
り、この除算結果がカウンタ８６ａ、８６ｂ、８６ｃ、
・・・に入力され、記憶レジスタ８２内のカウンタ値と
、入力されたカウンタ値とがほぼ等しい場合には、例え
ば４ビツトの０ＩＧＯＢを出力するものとづる。

除算器８１から０１００Ｂが出力されると、カウンタ８
６ａには前もって０−ド信号により、０１００Ｂがロー
ドされているため、カウンタ８６ａのカウンタ値はＩＧ
ＯＯＢとなり、キＶり出力端よりキャリ信号が出力され
、モノマルチ８８．８を経てパルス発生器９０によりパ
ルスが１つ出力される。

また、ロード回路８７は、パルス発生器９０のパルス出
力により、カウンタ８６ａ、８６ｂ、８６ｃ、・・・に
それぞれ１１００８　、１０００３　、０１００Ｂを再
ロードする。しかして、もしもクロスパルスが１つ抜け
、除算器８１の出力が０１００３の２倍の１０００８に
なった場合には、カウンタ８６ａ、８６ｂがキャリ出力
をそれぞれ出し、モノマルチ８８ａと、モノマルチ８８
ｂ、ｆｌ延回路８９ｂを経てパルス発生器９０からタイ
ミングをずらしたパルスが２つ出力される。この際、ク
ロスパルスに補正が加わったため、オア回路９４等を通
した出力は、記憶レジスタ８２に動きかけ、そのレジス
タ値を更・新しないで前回のレジスタ値を保持させる。

一方、余分なりロスパルスが発生した場合には、除算器
８１の出力は０１０Ｇ［３の１／２のＧＯＩＯＢとなり
、カウンタ８６ａのカウンタ値は１１１０Ｂとなる。

次に、また００１０Ｂが除算器８１から出力されると、
カウンタ８６ａはキャリを出力する。これにより余分な
りロスパルスが発生してもパルス発生器９０からは１つ
のパルスしか出力されない。また、余分なパルスの補正
が行われた場合は、ＳＲフリップ７Ｏツブ９１のＱ出力
が“Ｈ”の状態で、次のクロスパルスによりＤフリップ
フロップ９３に入ってくるためＱ出力が“Ｈ”となる。

また、オア回路９４の出力は記憶レジスタ８２に働きか
けレジスタ値を更新しないで、前回のレジスタ値をその
まま保持する。この実施例ではカウンタ８６ａ、８６ｂ
、８６ｃ、・・・はクロスパルスに同期して働くように
なっている。また、並列に接続したカウンタをｎ個に増
やせば、ｎ個のパルスが連続的に扱けた場合でも対応で
きる。

第９図は本発明の第４実施例の構成を示す。

この実施例は、第７図に示す構成において、除ｎ器８１
の出力をパルス間カウンタ２３のカウンタ値が入力され
る記憶レジスタ８２の更新信号に用いている。この記憶
レジスタ８２の出力は、上記除算器８１に入力されると
共に、新たに設けた除算器１０１に入力され、この除算
器１０１の出力はクロスパルス補正回路１０２に入力さ
れる。

このクロスパルス補正回路１０２の出力は、クロスパル
スカウンタ８５に入力される。

又、基準りＯツク発生器２４の基準クロックは、りＯツ
クカウンタ１０３に入力され、カウンタ値を除？’３ｉ
Ｗ１０１に出力する。このクロックカウンタ１０３は除
算器１０１によりリセットされる。

上記クロスパルス補正回路１０２の構成を第１０図に示
す。

除ＩＩ器１０１の出力は、直接及びオア回路１０５を介
して第１のＳＲフリツブフＯツブ１０６のセ、ット端及
びリセット端に印加される。このフリップフロップ１０
６の出力は、アンド回路１０７を介して第１のモノマル
チ１０８に入力されると共に、直接第２のモノマルチ１
０９にも入力される。また、このフリップフロップ１０
６の出力は、第２のＳＲフリップフロップ１１０のセッ
ト入力端にも印加される。

上記第１のモノマルチ１０８の出力は、オア回路１０５
に入力され、第２のモノマルチ１０９の出力は第２の７
リツプ７０ツブ１１０の出力と共にアンド回路１１１に
入力され、このアンド回路１１１の出力は、アンド回路
１０７の出力と共にオア回路１１２を経てクロスパルス
カウンタ８５に出力される。尚、上記アンド回路１０７
の出力は、第２の７リツプ７０ツブ１１０のリセット入
力端に印加される。

この第４実施例の作用を以下に説明する。

パルス間カウンタ２３でクロスパルスの間隔を基準クロ
ック２４を数えることによって測定し、記憶レジスタ８
２にストアする。次のクロスパルスが来るまでのｔｉｔ
隔とレジスタ８２内の間隔値が除算器８１によって除算
され、商が１を中心としたある一定の幅（例えば０．８
〜１．２５）におさまっている場合にはクロスパルスが
正常であると判断して記憶レジスタ８２内の間隔値を更
新する。また商が上記ある幅に入っていない場合には、
クロスパルスが異常発生したと判断して記憶レジスタ８
２内の値をそのままホールドして更新しない。

次にクロックカウンタ１０３で基準クロックを数えなが
ら除算器１０１で除惇を行う。商がある一定ＩＩ（例え
ば０．８）に達したらＳＲフリップフロップ１０６にセ
ット入力が入り、第１１図（ｂ）に示すようにＱ出力が
“Ｈ”になる。この状態で第１１図（ａ）に示すように
クロスパルスが来ると、そのパルスは正常ということで
ＡＮＤゲート１０７より出力され、オア回路１１２を通
ってクロスパルスカウンタが第１１図（ｅ）に示される
ように出力される。この際モノマルチ１０８によりクロ
スパルスの立下がりでパルスが出力され、ＳＲフリップ
７０ツブ１０６がリセットされる。また、除算器１０６
の商が１に達すると、クロックカウンタ１０３はクリア
され、またＯからカウントを開始し、ある一定値（例え
ば０．２５　）になると除算器１０１からリセット入力
がＳＲフリップフロップ１０６に入る。これによってク
ロスパルスがある一定の時間幅（例えば０．８〜１．２
５）にくればＳＲフリップ７０ツブ１０６のＱ出力は“
Ｈ″′になっているため、そのままＡＮＤ回路１０７よ
り出力されるわけである。１発出力されるとＳＲフリッ
プフ０ツブ１０６はリセットされるため、余分むパルス
は除去される。また、ある一定の時間幅の間にクロスパ
ルスがこないと、ＳＲフリップフロップ１０６のＱ出力
の立下がりによってモノマルチ１０９から第１１図（Ｃ
）に示すパルスが出力され、ＳＲフリップフＯツブ１１
０のＱ出力は第１１図（ｄ）に示すようにＳＲフリップ
７０ツブ１０６の立上がりによって“ＨＮとなっている
ため、ＡＮＤ回路１１１を通ってオア回路１１２より補
正クロスパルスとして出力される。

［発明の効果］以上述べたように本発明によれば、トラックを横切る時
に得られるトラッククロス信号に対し、トラッククロス
信号の欠落及び余剰を検出する手段と、これら欠落及び
余剰に応じてパルスの生成及び消去を行う補正手段とを
設けて自動的に正しい数のクロスパルスを９−成する手
段を形成しているので、正確且つ短時間で目標トラック
にシークさせることのできるトラッククロス信号計数手
段を実現できる。

【図面の簡単な説明】

第１図ないし第５図は本発明の第１実施例に係り、第１
図は第１実施例の構成を示すブロック図、第２図は比較
回路を示１回路図、第３図はクロス実施例の動作を示す
タイミングチャート図、第６図は本発明の第２実施例の
構成を示すブロック図、第７図は本発明の第３実施例の
構成を示すブロック図、第８図は第３実施例におけるク
ロスパルス補正回路の構成を示すブロック図、第９図は
本発明の第４実施例の構成を示すブロック図、第１０図
は第牛実施例におけるクロスパルス補正回路の構成を示
すブロック図、第１１図は第４実施例の動作説明のタイ
ミングチャート図、第１２図は従来例の構成を示すブロ
ック図、第１３図は第１２図の従来例の動作説明図、第
１４図は従来例の欠点を示寸説明図である。２１・・・トラッククロス信号計数装置２２・・・クロ
スパルス生成回路２３・・・パルス間カウンタ２４・・・基準クロック発生回路２５・・・Ｄ／Ａコンバータ２６・・・除算回路２７・・・サンプルホールド回路２８・・・比較回路２９・・・クロスパルス補正回路３０・・・クロスパルスカウンタ３２・・・比較器　　　　　４０・・・モノマルチ４２
・・・抜はパルス補正部４３・・・余剰パルス補正部第１１図第１４図（ｂ）第１３図

Claims

【特許請求の範囲】

トラックを有する記録担体のトラックを横切る時に得ら
れるトラッククロス信号を計数することによって目標ト
ラックを検索する情報記録再生装置において、トラック
クロス信号間隔を計数する手段と、予めトラッククロス
信号間隔を記憶する手段と、計数したトラッククロス信
号間隔と前記記憶手段に記憶されているトラッククロス
信号間隔を比較する比較手段と、前記比較手段よりの出
力に対応してトラッククロス信号を付加あるいは減少さ
せるようなトラッククロス信号調整手段と、トラックク
ロス信号を付加あるいは減少させた場合は前記記憶手段
の中の記憶値をそのまま保持する手段を有するトラック
クロス信号計数装置。