JPH01277779A - Ｌｓｉテスト方法 - Google Patents
Ｌｓｉテスト方法Info
- Publication number
- JPH01277779A JPH01277779A JP63108612A JP10861288A JPH01277779A JP H01277779 A JPH01277779 A JP H01277779A JP 63108612 A JP63108612 A JP 63108612A JP 10861288 A JP10861288 A JP 10861288A JP H01277779 A JPH01277779 A JP H01277779A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- test
- accelerated
- information
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 93
- 238000010998 test method Methods 0.000 claims description 5
- 238000013144 data compression Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 2
- 238000003745 diagnosis Methods 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＬＳＩのテストに関し、特にＬＳＩの信頼性加
速試験における回復性故障の検出に関する。
速試験における回復性故障の検出に関する。
従来のＬＳＩのテスト方法は、テストパターンを被テス
）ＬＳＩに入力してその出力結果を期待値（正常動作時
の出力結果）と比較するものである。しかしこの方法で
は、ＬＳＩの大規模化にともないテストパターンの作成
が困難となり、すべてのゲートを網羅することは非常に
難しい。そこでテスト・パターンでは故障の検出が困難
な部分や、あるいは機能的にまとまりのある部分（例え
ばＰＬＡやＲＯＭ等のサブ回路）の有効なテスト方法と
してＢ Ｉ ５Ｔ（Ｂｕｉｌｔ Ｉｎ ５ｅｌｆ Ｔ
ｅ５ｔ）というテスト方法がある。ＢＩＳＴとは、外部
端子から直接アクセスできないＬＳＩに埋め込まれたサ
ブ回路の入力部にテスト・パターン発生機能を、出力部
にデータ圧縮機能を組込み、外部テスト装置をほとんど
使用せずＬＳＩ自身が自己診断を行うテスト方法である
。ＢＩＳＴを行う効果は次の２点である。
）ＬＳＩに入力してその出力結果を期待値（正常動作時
の出力結果）と比較するものである。しかしこの方法で
は、ＬＳＩの大規模化にともないテストパターンの作成
が困難となり、すべてのゲートを網羅することは非常に
難しい。そこでテスト・パターンでは故障の検出が困難
な部分や、あるいは機能的にまとまりのある部分（例え
ばＰＬＡやＲＯＭ等のサブ回路）の有効なテスト方法と
してＢ Ｉ ５Ｔ（Ｂｕｉｌｔ Ｉｎ ５ｅｌｆ Ｔ
ｅ５ｔ）というテスト方法がある。ＢＩＳＴとは、外部
端子から直接アクセスできないＬＳＩに埋め込まれたサ
ブ回路の入力部にテスト・パターン発生機能を、出力部
にデータ圧縮機能を組込み、外部テスト装置をほとんど
使用せずＬＳＩ自身が自己診断を行うテスト方法である
。ＢＩＳＴを行う効果は次の２点である。
１、サブ回路の入出力部にテスト・バタン発生機能と、
データ圧縮機能を組込む事により、サブ回路の入出力部
はテスト時に実効的に外部端子と同等の機能を果たす事
になり、サブ回路の活性化及び故障検出の大幅な向上が
図れる。
データ圧縮機能を組込む事により、サブ回路の入出力部
はテスト時に実効的に外部端子と同等の機能を果たす事
になり、サブ回路の活性化及び故障検出の大幅な向上が
図れる。
２、高価な外部テスト装置を使用してないため、コスト
的に安価である。
的に安価である。
また、従来のＬＳＩの信頼性加速試験（以下加速試験と
呼ぶ）は、高電圧（通常動作電圧５ｖのＬＳＩたいして
例えば６■の電圧）を印加したＬＳＩを、高温度の環境
に長時間さらすことによって、ＬＳＩの初期不良（故障
）を短期に発生させる事を目的としている。この高電圧
、高温度の環境を加速試験環境と呼ぶ。加速試験環境で
発生した故障は、加速試験のあと短時間内に被テス）Ｌ
ＳＩを通常の環境下でＬＳＩテスタにより検出する。
呼ぶ）は、高電圧（通常動作電圧５ｖのＬＳＩたいして
例えば６■の電圧）を印加したＬＳＩを、高温度の環境
に長時間さらすことによって、ＬＳＩの初期不良（故障
）を短期に発生させる事を目的としている。この高電圧
、高温度の環境を加速試験環境と呼ぶ。加速試験環境で
発生した故障は、加速試験のあと短時間内に被テス）Ｌ
ＳＩを通常の環境下でＬＳＩテスタにより検出する。
故障には幾つかの類型があるがここでは加速試験に関係
して、回復性故障と非回復性故障について考える。回復
性故障が上記加速試験環境のように特別な環境において
のみ再現可能な故障であるのにだいし、非回復性故障は
配線の切断故障のように１度発生すれば上記環境以外で
も、例えば常温に戻しても再現するような故障である。
して、回復性故障と非回復性故障について考える。回復
性故障が上記加速試験環境のように特別な環境において
のみ再現可能な故障であるのにだいし、非回復性故障は
配線の切断故障のように１度発生すれば上記環境以外で
も、例えば常温に戻しても再現するような故障である。
加速試験には上記の加速環境設定を制御できるパーツ・
イン炉が使用される。ところがパーツ・イン炉内では外
部アクセスが不可能であるため上述のテスト方法では非
回復性故障は検出可能であるが、回復性故障は検出でき
ない。
イン炉が使用される。ところがパーツ・イン炉内では外
部アクセスが不可能であるため上述のテスト方法では非
回復性故障は検出可能であるが、回復性故障は検出でき
ない。
以上説明したように、従来の加速試験におけるテスト方
法は、非回復性故障の検出はできるが回復性故障の検出
ができないという欠点を有していた。
法は、非回復性故障の検出はできるが回復性故障の検出
ができないという欠点を有していた。
上述したパーツ・イン炉を用いた加速試験において、本
発明は回復性故障の検出ができるという相違点を有する
。
発明は回復性故障の検出ができるという相違点を有する
。
本発明は加速試験中に発生する回復性故障の検出を行い
、市場での回復性故障の発生率を低下させることを目的
とする。
、市場での回復性故障の発生率を低下させることを目的
とする。
通常動作時に外部にアクセスする事を必要とするＬＳＩ
の内部にあって、テスト・パターン発生手段と、データ
圧縮手段を有するテスト手段と、テスト結果を期待値と
比較する比較手段と、比較結果を該ＬＳＩの外部に取り
出す出力手段と、取り出した比較結果を表示する表示手
段と、該ＬＳＩの外部から該ＬＳＩのテスト動作モード
と通常動作モードとを切替える切替手段と、ＬＳＩの信
頼性加速試験環境を作る事ができ、外部から加速試験環
境を制御することのできるパーツ・イン炉に代表される
信頼性加速試験手段とを有し、該ＬＳＩにたいして前記
信頼性加速試験手段により信頼性加速試験を実施する際
に、該ＬＳＩに電源とクロックのような動作に必要な最
小限の信号を供給して前記切替手段により該ＬＳＩを前
記テスト動作モードにすると前記テスト手段により、外
部から該ＬＳＩに情報を与える事なく該ＬＳＩの内部ゲ
ートを活性化して信頼性加速試験を行い、前記表示手段
により回復性故障の検出を行う事を特徴とする。
の内部にあって、テスト・パターン発生手段と、データ
圧縮手段を有するテスト手段と、テスト結果を期待値と
比較する比較手段と、比較結果を該ＬＳＩの外部に取り
出す出力手段と、取り出した比較結果を表示する表示手
段と、該ＬＳＩの外部から該ＬＳＩのテスト動作モード
と通常動作モードとを切替える切替手段と、ＬＳＩの信
頼性加速試験環境を作る事ができ、外部から加速試験環
境を制御することのできるパーツ・イン炉に代表される
信頼性加速試験手段とを有し、該ＬＳＩにたいして前記
信頼性加速試験手段により信頼性加速試験を実施する際
に、該ＬＳＩに電源とクロックのような動作に必要な最
小限の信号を供給して前記切替手段により該ＬＳＩを前
記テスト動作モードにすると前記テスト手段により、外
部から該ＬＳＩに情報を与える事なく該ＬＳＩの内部ゲ
ートを活性化して信頼性加速試験を行い、前記表示手段
により回復性故障の検出を行う事を特徴とする。
〔実施例１〕
次に、本発明について図面を参照して説明する。
第１図は本発明の１実施例の全体を示す図である。第２
図は本発明を実施しているＬＳＩを示す図である。第１
図および第２図に示されるように、本実施例はテスト・
ボード２０１上に検出結果表示装置２０３を、被テス）
ＬＳＩ内３０１にテスト・モード制御部３０７と、テス
ト・パターン発生器３０９と、データ圧縮器３１３と、
期待値用ＲＯＭ３１６と、比較器３１８とを備えている
。
図は本発明を実施しているＬＳＩを示す図である。第１
図および第２図に示されるように、本実施例はテスト・
ボード２０１上に検出結果表示装置２０３を、被テス）
ＬＳＩ内３０１にテスト・モード制御部３０７と、テス
ト・パターン発生器３０９と、データ圧縮器３１３と、
期待値用ＲＯＭ３１６と、比較器３１８とを備えている
。
また、３０２は電源端子、３０３はグランド端子、３０
４はモード端子、３０５はクロック端子、３０６は出力
端子である。
４はモード端子、３０５はクロック端子、３０６は出力
端子である。
第２図において、モード端子３０４の信号がアクティブ
の時、テスト・モード制御部３０７によりテスト・モー
ド信号３０８が出力され、テスト動作モードになる。テ
スト動作モード時には、テスト・パターン発生器３０９
からテスト・パターン信号３１０が出力され、被テスト
回路３１１に入力される。ここで、テスト・パターン発
生器３０９とデータ圧縮器３１３はＢＩＳＴ構成要素で
ある。データ圧縮器３１３にはテスト・パターン信号３
１０に呼応して被テスト回路３１１から出力されるテス
ト結果情報３１２が入力され、圧縮情報３１４が出力さ
れる。圧縮情報３１４と期待値用ＲＯＭ（Ｒｅａｄ ０
ｎｌｙ Ｍｅｍｏｒｙ） ３ Ｌ ６からの期待値情報
３１７が比較器３１８に入力され、比較を行い、その結
果を比較信号３１９として出力端子３０６に出力する。
の時、テスト・モード制御部３０７によりテスト・モー
ド信号３０８が出力され、テスト動作モードになる。テ
スト動作モード時には、テスト・パターン発生器３０９
からテスト・パターン信号３１０が出力され、被テスト
回路３１１に入力される。ここで、テスト・パターン発
生器３０９とデータ圧縮器３１３はＢＩＳＴ構成要素で
ある。データ圧縮器３１３にはテスト・パターン信号３
１０に呼応して被テスト回路３１１から出力されるテス
ト結果情報３１２が入力され、圧縮情報３１４が出力さ
れる。圧縮情報３１４と期待値用ＲＯＭ（Ｒｅａｄ ０
ｎｌｙ Ｍｅｍｏｒｙ） ３ Ｌ ６からの期待値情報
３１７が比較器３１８に入力され、比較を行い、その結
果を比較信号３１９として出力端子３０６に出力する。
ここで被テスト回路２１０に故障が発生した時には、圧
縮情報３１４と期待値情報３１７は不一致となり比較信
号２１７はアクティブとなる。比較信号３１９は出力端
子３０６により検出結果表示装置２０３に入力される。
縮情報３１４と期待値情報３１７は不一致となり比較信
号２１７はアクティブとなる。比較信号３１９は出力端
子３０６により検出結果表示装置２０３に入力される。
第３図は本実施例の検出結果表示装置２０３を示す図で
ある。第３図に示されるように、本検出結果表示装置２
０３はサイリスタ３２０と、ランプ３２１と、電源端子
３２２と、グランド端子３２３と、出力端子３０６とを
備えている。
ある。第３図に示されるように、本検出結果表示装置２
０３はサイリスタ３２０と、ランプ３２１と、電源端子
３２２と、グランド端子３２３と、出力端子３０６とを
備えている。
第３図において出力端子３０６の信号がアクティブの時
、サイリスタ３２０が点弧して電源端子３２２からの電
流を通しランプ３２１が点灯する。出力端子３０６の信
号が１度もアクティブにならずインアクティブの時、サ
イリスタ３２０は点弧せず電源端子３２２からの電流を
通さないのでランプ３２１は点灯しない。ここで、１度
出力端子３０６の信号がアクティブになるとその後出力
端子３０６の信号がインアクティブになってもサイリス
タ３２０の性質上ランプ３２１は点灯したままである。
、サイリスタ３２０が点弧して電源端子３２２からの電
流を通しランプ３２１が点灯する。出力端子３０６の信
号が１度もアクティブにならずインアクティブの時、サ
イリスタ３２０は点弧せず電源端子３２２からの電流を
通さないのでランプ３２１は点灯しない。ここで、１度
出力端子３０６の信号がアクティブになるとその後出力
端子３０６の信号がインアクティブになってもサイリス
タ３２０の性質上ランプ３２１は点灯したままである。
つまり、加速試験中に回復性故障が１度でも発生すれば
ランプ３２１が点灯するた□ め、加速試験後ランプ３
２１の点灯により非回復性故障はもとより回復性故障の
有無も判別できる。
ランプ３２１が点灯するた□ め、加速試験後ランプ３
２１の点灯により非回復性故障はもとより回復性故障の
有無も判別できる。
被テストＬＳＩ３０１と、クロック信号発生器２０２と
、検出結果表示装置２０３を実装、配線したテスト・ボ
ード２０１を加速試験装置１０１に入れて制御部１０２
により加速試験環境を設定すると、被テス）ＬＳＩ３０
１はモード端子３０４の信号がアクティブの時テスト動
作モードになり、上述した動作によりランプ３２１が点
灯する事により回復性故障の検出を行う事ができる。
、検出結果表示装置２０３を実装、配線したテスト・ボ
ード２０１を加速試験装置１０１に入れて制御部１０２
により加速試験環境を設定すると、被テス）ＬＳＩ３０
１はモード端子３０４の信号がアクティブの時テスト動
作モードになり、上述した動作によりランプ３２１が点
灯する事により回復性故障の検出を行う事ができる。
〔実施例２〕
第４図は本発明のもう一つの実施例を示す図である。第
４図に示されるように、本実施例はＦＲＯＭ（Ｐｒｏｇ
ｒａｍｍａｂｌｅ ＲＯＭ） ３２４を備えている。そ
の他は実施例１と同じである。
４図に示されるように、本実施例はＦＲＯＭ（Ｐｒｏｇ
ｒａｍｍａｂｌｅ ＲＯＭ） ３２４を備えている。そ
の他は実施例１と同じである。
第４図において比較信号３１９がアクティブ、すなわち
被テスト回路に故障が発生した時、ＦＲＯＭ３２４に比
較情報３１９を書込む。ここで、ＦＲＯＭ３２４に書込
まれた情報を出力端子３０６から読取る事により非回復
性故障はもとより回復性故障の有無も判別できる。
被テスト回路に故障が発生した時、ＦＲＯＭ３２４に比
較情報３１９を書込む。ここで、ＦＲＯＭ３２４に書込
まれた情報を出力端子３０６から読取る事により非回復
性故障はもとより回復性故障の有無も判別できる。
本実施例は被テス）ＬＳ Ｉ ３０１ニＰＲＯＭ３２４
を内蔵することにより、テスト・ボード２０１上に検出
結果表示装置２０３を装備する必要がなく、また、いつ
でも検出結果の確認が行えるという利点を有する。
を内蔵することにより、テスト・ボード２０１上に検出
結果表示装置２０３を装備する必要がなく、また、いつ
でも検出結果の確認が行えるという利点を有する。
以上説明したように本発明は、被テス）ＬＳＩ内部に被
テス）ＬＳＩ自身により診断する事のできるテスト機能
ＢＩＳＴを設け、被テストＬＳＩをテスト動作モードに
することにより、加速試験中に外部から被テス）ＬＳＩ
に情報を与えることなく、また加速試験装置内部に被テ
ストＬＳＩ以外に最小限の外部装置を置き、被テス）Ｌ
ＳＩの加速試験を行うことにより、被テス）ＬＳＩ内部
で発生する非回復性故障及び回復性故障の検出ができる
という効果がある。
テス）ＬＳＩ自身により診断する事のできるテスト機能
ＢＩＳＴを設け、被テストＬＳＩをテスト動作モードに
することにより、加速試験中に外部から被テス）ＬＳＩ
に情報を与えることなく、また加速試験装置内部に被テ
ストＬＳＩ以外に最小限の外部装置を置き、被テス）Ｌ
ＳＩの加速試験を行うことにより、被テス）ＬＳＩ内部
で発生する非回復性故障及び回復性故障の検出ができる
という効果がある。
第１図は本発明の１実施例の全体図である。
１０１は信頼性加速試験装置、１０２は信頼性加速試験
制御部、２０１はテスト・ボード、２０２はクロック信
号発生器、２０３は検出結果表示装置、３０１は本発明
を実施しているＬＳＩ、３０２は電源端子、３０３はグ
ランド端子、３０４はモード端子、３０５はクロック端
子、３０６は出力端子。 第２図は本発明を実施しているＬＳＩの例を示す図であ
る。 ３０７はテスト・モード制御部、３０８はテスト・モー
ド信号、３０９はテスト・パターン発生器、３１０はテ
スト・パターン信号、３１１は被テスト回路、３１２は
テスト結果情報、３１３はデータ圧縮器、３１４は圧縮
情報、３１５はＲＯＭ制御信号、３１６は期待値用ＲＯ
Ｍ、３１７は期待値情報、３１８は比較器、３１９は比
較信号。 第３図は本発明を実施している検出結果表示装置の例を
示す図である。 ３２０はサイリスタ、３２１はランプ、３２２は電源端
子、３２３はグランド端子。 第４図は本発明を実施しているＬＳＩのもうひとつの例
を示す図である。 ３２４はＦＲＯＭ。 代理人 弁理士 内 原 晋 第１０ 第２画 ′！５３図
制御部、２０１はテスト・ボード、２０２はクロック信
号発生器、２０３は検出結果表示装置、３０１は本発明
を実施しているＬＳＩ、３０２は電源端子、３０３はグ
ランド端子、３０４はモード端子、３０５はクロック端
子、３０６は出力端子。 第２図は本発明を実施しているＬＳＩの例を示す図であ
る。 ３０７はテスト・モード制御部、３０８はテスト・モー
ド信号、３０９はテスト・パターン発生器、３１０はテ
スト・パターン信号、３１１は被テスト回路、３１２は
テスト結果情報、３１３はデータ圧縮器、３１４は圧縮
情報、３１５はＲＯＭ制御信号、３１６は期待値用ＲＯ
Ｍ、３１７は期待値情報、３１８は比較器、３１９は比
較信号。 第３図は本発明を実施している検出結果表示装置の例を
示す図である。 ３２０はサイリスタ、３２１はランプ、３２２は電源端
子、３２３はグランド端子。 第４図は本発明を実施しているＬＳＩのもうひとつの例
を示す図である。 ３２４はＦＲＯＭ。 代理人 弁理士 内 原 晋 第１０ 第２画 ′！５３図
Claims (1)
- 通常動作時に外部にアクセスする事を必要とするＬＳ
Ｉの内部にあって、テスト・パターン発生手段と、デー
タ圧縮手段を有するテスト手段と、テスト結果を期待値
と比較する比較手段と、比較結果を該ＬＳＩの外部に取
り出す出力手段と、取り出した比較結果を表示する表示
手段と、該ＬＳＩの外部から該ＬＳＩのテスト動作モー
ドと通常動作モードとを切替える切替手段と、ＬＳＩの
信頼性加速試験環境を作る事ができ、外部から加速試験
環境を制御することのできるパーツ・イン炉に代表され
る信頼性加速試験手段とを有し、該ＬＳＩにたいして前
記信頼性加速試験手段により信頼性加速試験を実施する
際に、該ＬＳＩに電源とクロックのような動作に必要な
最小限の信号を供給して前記切替手段により該ＬＳＩを
前記テスト動作モードにすると前記テスト手段により、
外部から該ＬＳＩに情報を与える事なく該ＬＳＩの内部
ゲートを活性化して信頼性加速試験を行い、前記表示手
段により回復性故障の検出を行う事を特徴とするＬＳＩ
テスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63108612A JPH01277779A (ja) | 1988-04-28 | 1988-04-28 | Ｌｓｉテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63108612A JPH01277779A (ja) | 1988-04-28 | 1988-04-28 | Ｌｓｉテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01277779A true JPH01277779A (ja) | 1989-11-08 |
Family
ID=14489215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63108612A Pending JPH01277779A (ja) | 1988-04-28 | 1988-04-28 | Ｌｓｉテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01277779A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114866A (en) * | 1997-09-08 | 2000-09-05 | Mitsubishi Electric Systems Lsi Design Corporation | Semiconductor device test board and method for evaluating semiconductor devices |
| JP2013057581A (ja) * | 2011-09-08 | 2013-03-28 | Mitsubishi Electric Corp | 評価基板 |
-
1988
- 1988-04-28 JP JP63108612A patent/JPH01277779A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114866A (en) * | 1997-09-08 | 2000-09-05 | Mitsubishi Electric Systems Lsi Design Corporation | Semiconductor device test board and method for evaluating semiconductor devices |
| JP2013057581A (ja) * | 2011-09-08 | 2013-03-28 | Mitsubishi Electric Corp | 評価基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0568132A2 (en) | Test generation by environment emulation | |
| IES20000160A2 (en) | A Method and system for testing microprocessor-based boards in a manufacturing environment | |
| JPS6068624A (ja) | Ｌｓｉの自己検査装置 | |
| JPH07168767A (ja) | スマート・メモリの組込み自己検査のための装置と方法 | |
| CN115078968A (zh) | 芯片测试电路、自测试芯片及芯片测试系统 | |
| JPS62254079A (ja) | 集積回路テスト方法および装置 | |
| JPH01277779A (ja) | Ｌｓｉテスト方法 | |
| US20040160237A1 (en) | Assembly for LSI test and method for the test | |
| JPH09185519A (ja) | Ｉｃ試験用プログラムのデバック装置 | |
| JP2837703B2 (ja) | 故障診断装置 | |
| CN109581174B (zh) | 一种核电站动态仿真试验系统和试验方法 | |
| JPS5833579B2 (ja) | 情報処理装置 | |
| JP2588244B2 (ja) | 半導体装置 | |
| JPS6151578A (ja) | 電子回路装置障害診断方式 | |
| KR19980049850A (ko) | 엔진 제어장치의 시뮬레이션 장치 | |
| JPS59225368A (ja) | 論理回路試験装置 | |
| JPH0249576Y2 (ja) | ||
| JPS62126444A (ja) | 故障診断システム | |
| JPH0458335A (ja) | 故障報告回路 | |
| JPS6280568A (ja) | 印刷配線基板 | |
| JPS62145174A (ja) | デジタルパタ−ン発生装置 | |
| JPS61266973A (ja) | バ−ンイン試験機用チエツク装置 | |
| JPS63295979A (ja) | 電子回路パッケ−ジ自己診断装置 | |
| JPS62197771A (ja) | Ｌｓｉの機能テスト装置 | |
| JPS61223569A (ja) | 制御基板の検査方法 |