JPH01278143A - クロックのノイズ除去回路 - Google Patents

クロックのノイズ除去回路

Info

Publication number
JPH01278143A
JPH01278143A JP63108193A JP10819388A JPH01278143A JP H01278143 A JPH01278143 A JP H01278143A JP 63108193 A JP63108193 A JP 63108193A JP 10819388 A JP10819388 A JP 10819388A JP H01278143 A JPH01278143 A JP H01278143A
Authority
JP
Japan
Prior art keywords
clock
signal
noise
superimposed
synchronizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63108193A
Other languages
English (en)
Inventor
Toshihiro Kawakami
俊浩 川上
Hideki Murata
村田 英己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63108193A priority Critical patent/JPH01278143A/ja
Publication of JPH01278143A publication Critical patent/JPH01278143A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 インタフェース上にクロックとデータを並列に送出して
データの転送を行う際に該クロックに重畳するノイズを
除去してデータの読取り誤り発生を防止するクロックの
ノイズ除去回路に関し、データの読取り誤りの発生防止
を目的とし、送信部と受信部のインタフェース間を接続
して送信部よりクロックとデータを並列に送出させ、受
信部がクロックの変化点でデータを取り込む装置におい
て、クロックより周波数が高く、クロックに重畳するノ
イズの幅よりも周期の長い第2のクロックにクロックを
同期させて得られる第1の信号と、第1の信号とは位相
が反転する第2の信号とを作成すると共に、クロックに
重畳したノイズの位置に対応して第1と第2の信号上に
第2のクロックの一周期分の信号レベルが反転する部分
を生成する同期手段と、第1の信号を第2のクロックの
一周期分遅らせた第3の信号と、第3の信号とは位相が
反転する第4の信号を生成する遅延手段と、第1の信号
と第3の信号からノイズの影響を除いた信号を生成する
第1のゲート手段と、第2の信号と第4の信号からノイ
ズの影♂を除いた信号を生成する第2のゲート手段と、
第1のゲート手段と第2のゲート手段が送出する信号か
らクロックに重畳したノイズを除いたクロックを再生す
る再生手段とを設けて構成する。
〔産業上の利用分野〕
本発明はインタフェース上にクロックとデータを並列に
送出し、データの転送を行う装置に係り、特に該クロッ
クに重畳するノイズを除去してデータの読取り誤り発生
を防止するクロックのノイズ除去回路に関する。
情報処理装置等においては、送信部と受信部のインタフ
ェース間を接続する配線に、送信部よりクロックとデー
タを並列に送出し、受信部において、例えば、クロック
の立ち上がりでデータを取り込んでいるが、このクロッ
クにノイズが重畳すると、クロックの波形に割れが発生
し、この波形割れによって生成されたエツジの立ち上が
りでデータが取り込まれると、転送されたデータが正確
に読取れる状態で無いタイミングで読取られることがあ
り、正確なデータが読取れない場合が発生する。
従って、クロックに重畳されるノイズは、受信部でクロ
ックの波形に影響を与えずに除去されることが必要であ
る。
〔従来の技術〕
第4図は従来の技術を説明するブロック図で、第5図は
同期式インタフェース回路の信号を説明する図である。
送信部1と受信部2は同期式インタフェース回路を備え
、送信部1からクロックとデータが受信部2に送出され
る。この同期式インタフェース回路においては、第5図
(alに示す如くデータが転送され、第5図(b)に示
す如きクロックが同特に送出される。そして、例えばク
ロックの立ち上がりでデータの転送タイミングの中央部
分に位置付けされるようなタイミングで送出される。
ところで、このクロックにノイズが重畳し、第5図(C
)に示す如く、波形に割れが発生すると、この波形割れ
により生成されるエツジの立ち上がり■又は◎に対応し
て、データの読取りが行われることがある。このような
タイミングでデータが読取られると、正常なデータが読
取れない場合がある。
このため、従来は受信部2のクロックを受信するインタ
フェース回路に抵抗4とコンデンサ3を組合わせたフィ
ルタが使用され、周波数的にクロックより高いノイズを
吸収し、小さなノイズには読取り回路が反応しないよう
にしていた。
〔発明が解決しようとする課題〕
上記の如〈従来は、抵抗4とコンデンサ3の組合わせに
よるフィルタで、ノイズを除去していたが、ノイズが大
きい場合は、コンデンサ3の容量を大きくする必要があ
り、コンデンサ3の容量が大きくなるとクロックの波形
がなまってしまい、データを正確に読取ることが出来な
くなるため、大きなノイズは除去することが出来ないと
いう間題がある。
本発明はこのような問題点に鑑み、受信部2に除去した
いノイズの幅よりも周期の長い新たなりロックを用意し
、ノイズの重畳したクロックを新たなりロックに同期さ
せて得られる信号を作成する同期手段と、該同期手段が
送出する信号を新たなりロックの1周期分遅らせる遅延
手段と、ノイズの影響を受けない信号を作成するための
ゲート手段と、該ゲート手段が送出する信号からノイズ
を除去したクロックを再生する再生手段を備えた回路を
設け、クロックの波形に影響を与えずにノイズを除去し
、データの読取り誤りの発生を防止することを目的とし
ている。
〔課題を解決するための手段〕
第1図は本発明の原理ブロック図である。
端子Aから送信部が送出するノイズの重畳したクロック
より、周波数が高く、且つ該ノイズの幅より周期が長い
第2のクロックが入力する。又、端子Bからは送信部が
送出したノイズの重畳した第1のクロックが入力する。
同期手段10は端子Bから人力した第1のクロックを端
子へから入力する第2のクロックに同期させて得られる
第1の信号と、この第1の信号とは位相の反転する第2
の信号を作成し、第1の信号を遅延手段11とゲート手
段12に送出し、第2の信号をゲート手段13に送出す
る。
遅延手段11は第1の信号を第2のクロックの一周期分
遅延させた第3の信号と、この第3の信号とは位相が反
転する第4の信号を作成し、第3の信号をゲート手段1
2に送出し、第4の信号をゲート手段13に送出する。
ゲート手段12は同期手段10と遅延手段11が夫々送
出する第1の信号と第3の信号とを用いて、第1のクロ
ックに重畳しているノイズの影♂を除いた信号を作成し
、ゲート手段13は同期手段10と遅延手段11が夫々
送出する第2の信号と第4の信号とを用いて、第1のク
ロックに重畳しているノイズの影響を除いた信号を作成
し、再生手段14に夫々送出する。
再生手段14はゲート手段12と13が送出する信号か
ら、ノイズを除去したクロックを再生し、端子りに送出
する。
〔作用〕
上記の如く構成することにより、同期手段10は第2の
クロックに、送信部が送出したノイズの重畳している第
1のクロックが非同期であっても支障の無いように処理
し、ゲート手段12と13は同期手段10が送出する信
号と、この信号を遅延手段11が遅延させた信号とから
、第1のクロックに重畳しているノイズの影響を除いた
信号を作り、再生手段14はゲート手段12と13が送
出するノイズの影響を除いた信号から、第1のクロック
より、第2のクロックの数サイクル程度遅延するが、デ
ータの読取りには支障の無いクロックを再生するため、
送信部からデータと並列に送出されたクロックにノイズ
が重畳しても、受信部においてデータの読取り誤りが発
生することを防止することが出来る。
〔実施例〕 第2図は本発明の一実施例を示す回路のブロック図で、
第3図は第2図の動作を説明するタイムチャートである
初期設定時に端子Cからリセット信号がDフリップフロ
ップ5と6及びJKフリップフロップ9のR端子に入力
し、Dフリップフロップ5と6及びJKフリップフロッ
プ9を夫々リセットする。
端子Bからは第3図クロック■に示す如き、ノイズの重
畳した送信部からのクロック■が入力し、端子Aからは
このクロック■より周波数が高く、このクロック■に重
畳している除去したいノイズの幅よりも周期の長い第3
図クロック■に示す如き、クロック■が入力する。
Dフリップフロップ5はクロック■がD端子に入力して
おり、クロック■がCLK端子に入力する。従って、ク
ロック■が“1”となってから、クロック■が立ち上が
ると、第3図■に示す如くQ端子より“1″を送出し、
クロック■が立ち下がってから、クロック■が立ち上が
ると、Q端子より“0”を送出する。
しかし、クロック■にノイズが重畳しており、このノイ
ズで第3図[相]に示す如く、波形割れが発生している
とすると、Dフリップフロップ5は第3図■に示す如く
、Q端子からクロック■の一周期分だけ“0”を送出す
る。又、第3図@に示す如く、クロック■にノイズによ
る波形割れがあると、同様に第3図0に示す如く、Q端
子からクロック■の一周期分だけ“1”を送出する。
Dフリップフロップ6はDフリップフロップ5のQ端子
の出力がD端子に入力しており、第3図■に示す如く、
Dフリップフロップ5のQ端子のレベル変化に対応して
、クロック■の一周期分だけ遅れて、同一のレベル変化
をする信号■をQ端子よりNOR回路7に送出する。
Dフリップフロップ6はNOR回路8に対し、第3図■
の変化とは位相が反転する信号■をご端子から送出して
おり、Dフリップフロップ5はNOR回路7に対し、第
3図■に示如き信号■を送出し、これとは位相が反転す
る信号■をQ端子からNOR回路8に送出する。
従って、NOR回路7は第3図■に示す如く、ノイズの
影響を受けていない信号■をJKフ肝ンブフロツプ9の
J端子に送出し、NOR回路8は第3図■に示す如く、
ノイズの影響を受けていない信号■をJKフリップフロ
・ノブ9のに端子に送出する。
JKフリップフロップ9のCLK端子にはクロック■が
入力しており、JKフリ・ノブフロ・ノブ9は第3図■
に示す如く、Q端子からクロック■よりクロック■の数
サイクル分程度遅延しているが、クロック■と同一周期
のノイズの無いクロック■を端子りに送出する。
〔発明の効果〕
以上説明した如く、本発明はクロックの波形に形容を与
えずに、クロックに重畳したノイズを除去したクロック
を再生するため、データの読取り誤りの発生を防止する
ことが出来る。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明の一実施例を示す回路のブロック図、 第3図は第2図の動作を説明するタイムチャート、第4
図は従来の技術を説明するブロック図、第5図は同期式
インタフェース回路の信号を説明する図である。 図において、 1は送信部、   2は受信部、 3はコンデンサ、 4は抵抗、 5.6はDフリップフロップ、 7.8はNOR回路、9はJKフリップフロップ、10
は同期手段、  11は遅延手段、12、13はゲート
手段、 14は再生手段である。 く    m 硬水の技住j2g兎日月するフ゛′口・ンフロ峯4 図 同期式イン2フェース霞路州言号Σ説υ月ずろ図亭 5
 (2)

Claims (1)

  1. 【特許請求の範囲】 送信部と受信部のインタフェース間を接続して該送信部
    よりクロックとデータを該インタフェース上に並列に送
    出させ、該受信部が該クロックの変化点を基準として、
    該データを取り込む装置において、 該クロックより周波数が高く、且つ該クロックに重畳す
    るノイズの幅よりも周期の長い第2のクロックに該クロ
    ックを同期させて得られる第1の信号と、該第1の信号
    とは位相が反転する第2の信号とを作成すると共に、該
    クロックに重畳したノイズの位置に対応して該第1と第
    2の信号上に該第2のクロックの一周期分の信号レベル
    が反転する部分を生成する同期手段(10)と、 該同期手段(10)の送出した第1の信号を該第2のク
    ロックの一周期分遅らせた第3の信号と、該第3の信号
    とは位相が反転する第4の信号を生成する遅延手段(1
    1)と、 該同期手段(10)と該遅延手段(11)が夫々送出す
    る第1の信号と第3の信号から該ノイズの影響を除いた
    信号を生成する第1のゲート手段(12)と、該同期手
    段(10)と該遅延手段(11)が夫々送出する第2の
    信号と第4の信号から該ノイズの影響を除いた信号を生
    成する第2のゲート手段(13)と、該第1のゲート手
    段(12)と第2のゲート手段(13)が送出する信号
    から該クロックに重畳したノイズを除いたクロックを再
    生する再生手段(14)とを設け、前記送信部から受信
    したクロックに重畳するノイズを除去したクロックを再
    生し、前記受信部に供給することを特徴とするクロック
    のノイズ除去回路。
JP63108193A 1988-04-30 1988-04-30 クロックのノイズ除去回路 Pending JPH01278143A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63108193A JPH01278143A (ja) 1988-04-30 1988-04-30 クロックのノイズ除去回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63108193A JPH01278143A (ja) 1988-04-30 1988-04-30 クロックのノイズ除去回路

Publications (1)

Publication Number Publication Date
JPH01278143A true JPH01278143A (ja) 1989-11-08

Family

ID=14478367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63108193A Pending JPH01278143A (ja) 1988-04-30 1988-04-30 クロックのノイズ除去回路

Country Status (1)

Country Link
JP (1) JPH01278143A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320467C (zh) * 2003-09-04 2007-06-06 纬创资通股份有限公司 抗噪声时钟信号电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320467C (zh) * 2003-09-04 2007-06-06 纬创资通股份有限公司 抗噪声时钟信号电路

Similar Documents

Publication Publication Date Title
JPH065593B2 (ja) 磁気ディスク装置のパルス回路
JPH01278143A (ja) クロックのノイズ除去回路
JPH01268220A (ja) パルス発生回路
JPH06318958A (ja) デジタルデータ信号伝送方法
JP2972447B2 (ja) データ転送回路
JPH0735475Y2 (ja) データ伝送装置
JPS613544A (ja) 同期クロツク再生装置
JP3364943B2 (ja) クロックスキュー補正回路
JPH08125644A (ja) クロックの同期化回路
JPH0588017B2 (ja)
JP3057281B2 (ja) 再生波形補償回路
JP2609303B2 (ja) デジタルテレテキスト信号用データスライス回路
JPS6042957A (ja) フレ−ム同期信号の検出回路
JPS6058620B2 (ja) 位相同期回路
JPH0319094Y2 (ja)
SU1053146A1 (ru) Устройство дл воспроизведени частотно-модулированных сигналов
JPH0328862B2 (ja)
JPH0236630A (ja) ビット位相同期回路
JP2556169B2 (ja) クロック切替回路
JPS6221093Y2 (ja)
JPH03101432A (ja) データ受信回路
JPS62181554A (ja) デ−タ再生回路
JPH01228235A (ja) クロック再生回路
JPH0584589B2 (ja)
JPH057186A (ja) デイジタルオーデイオスイツチヤ装置