JPH01279355A - ダイレクトメモリアクセス制御装置のアクセス処理方式 - Google Patents
ダイレクトメモリアクセス制御装置のアクセス処理方式Info
- Publication number
- JPH01279355A JPH01279355A JP63108291A JP10829188A JPH01279355A JP H01279355 A JPH01279355 A JP H01279355A JP 63108291 A JP63108291 A JP 63108291A JP 10829188 A JP10829188 A JP 10829188A JP H01279355 A JPH01279355 A JP H01279355A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- memory
- direct memory
- memory access
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 6
- 238000003672 processing method Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 5
- 230000005856 abnormality Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 230000005540 biological transmission Effects 0.000 description 6
- 238000012544 monitoring process Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Bus Control (AREA)
- Exchange Systems With Centralized Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電子交換機の主記憶装置から周辺装置に多量
にデータの送信および受信制御を行うダイレクトメモリ
アクセス制御装置のアクセス処理方式に関する。
にデータの送信および受信制御を行うダイレクトメモリ
アクセス制御装置のアクセス処理方式に関する。
従来、ダイレクトメモリアクセス装置へのアクセス処理
方式は３つのオーダ送出からなってお９、その第１はア
クセスメモリの先頭アドレスのオーダ送出、その第２は
アクセスメモリのメモリ量のオーダ送出、その第３はア
クセス結果の読出しオーダ送出となっていた。
方式は３つのオーダ送出からなってお９、その第１はア
クセスメモリの先頭アドレスのオーダ送出、その第２は
アクセスメモリのメモリ量のオーダ送出、その第３はア
クセス結果の読出しオーダ送出となっていた。
上述した従来のダイレクトメモリアクセス制御装置のア
クセス処理方式、特にデータの送信および受信制御は、
品質向上によシ障害の発生する頻度はか々シ低い確率で
もあるにもかかわらず、送信および受信制御を行なうご
とにアクセス結果のオーダ送出を行なっているので、中
央処理装置の処理能力の低下およびアクセス時間が長く
なるという欠点がある。
クセス処理方式、特にデータの送信および受信制御は、
品質向上によシ障害の発生する頻度はか々シ低い確率で
もあるにもかかわらず、送信および受信制御を行なうご
とにアクセス結果のオーダ送出を行なっているので、中
央処理装置の処理能力の低下およびアクセス時間が長く
なるという欠点がある。
この発明に係るダイレクトメモリアクセス制御装置のア
クセス処理方式は、ダイレクトメモリアクセス制御装置
がハードウェア障害要因が発生したことを検出したとき
、ソフト通知用ＦＦＧを設定することにより中央制御装
置に通知し、中央処理装置がダイレクトメモリアクセス
制御装置を制御する命令を実行する毎に制御結果を判定
することなしに障害処理を行なうものである。
クセス処理方式は、ダイレクトメモリアクセス制御装置
がハードウェア障害要因が発生したことを検出したとき
、ソフト通知用ＦＦＧを設定することにより中央制御装
置に通知し、中央処理装置がダイレクトメモリアクセス
制御装置を制御する命令を実行する毎に制御結果を判定
することなしに障害処理を行なうものである。
この発明は障害処理をソフトでブロック化することによ
り、ハードアクセス処理速度を向上することができる。
り、ハードアクセス処理速度を向上することができる。
第１図はこの発明に係るダイレクトメモリアクセス制御
装置のアクセス処理方式の一実施例を示す構成図である
。同図において、１はメモリアドレスオーダおよびメモ
リ量オータ゛などのオーダ送出手段２１送出結来メモリ
３．ソフトプログラムの障害監視手段４．障害処理手段
５およびプログラム処理によって読み書きができるフリ
ップフロップ群（以下単にソフト通知用ＦＦＧと言う）
６を備えた中央処理装置、Ｔはオーダ送出回路８．障害
検出回路９および島害メモリ１０を備えたダイレクトメ
モリアクセス制御装置、１１は周辺装置である。
装置のアクセス処理方式の一実施例を示す構成図である
。同図において、１はメモリアドレスオーダおよびメモ
リ量オータ゛などのオーダ送出手段２１送出結来メモリ
３．ソフトプログラムの障害監視手段４．障害処理手段
５およびプログラム処理によって読み書きができるフリ
ップフロップ群（以下単にソフト通知用ＦＦＧと言う）
６を備えた中央処理装置、Ｔはオーダ送出回路８．障害
検出回路９および島害メモリ１０を備えたダイレクトメ
モリアクセス制御装置、１１は周辺装置である。
次に上記構成によるダイレクトメモリアクセス制御装置
のアクセス処理装置の動作について第２図に示すフロー
チャートを参照して説明する。まず、オーダ送出ステッ
プＳ１では中央処理装置１からダイレクトメモリアクセ
スのため、オーダ送出手段２によシメモリアドレスオー
ダおよびメモリ量オーダをダイレクトメモリアクセス制
御装置７に送出すると、このダイレクトメモリアクセス
制御装［７はこのメモリアドレスオーダおよびメモＩＪ
−ｉオーダを周辺装置１１に送出する。そして、このダ
イレクトメモリアクセス制御装置７はその送出結果をス
テップＳ２で判定し、異常があったとき、障害検出回路
９が異常を検出して障害メモリ１０および中央処理装置
１のソフト通知用ＦＦＧ６にその障害結果が設定される
。そして、障害監視ステップＳ３において中央処理装置
１はソフトプログラムの障害監視手段４でこのソフト通
知用ＦＦＧ６に設定された障害結果を監視する。そして
、障害があればオーダ送出手段２の送出結果メモリ３に
設定する。そして、オーダ送出手段２はそのメモリ結果
によシ障害処理ステップＳ４を起動する。この障害処理
ステップＳ、では障害メモリ１０の読出しオーダを送出
し、その結果によシリトライあるいは切替えを行なうこ
とができる。
のアクセス処理装置の動作について第２図に示すフロー
チャートを参照して説明する。まず、オーダ送出ステッ
プＳ１では中央処理装置１からダイレクトメモリアクセ
スのため、オーダ送出手段２によシメモリアドレスオー
ダおよびメモリ量オーダをダイレクトメモリアクセス制
御装置７に送出すると、このダイレクトメモリアクセス
制御装［７はこのメモリアドレスオーダおよびメモＩＪ
−ｉオーダを周辺装置１１に送出する。そして、このダ
イレクトメモリアクセス制御装置７はその送出結果をス
テップＳ２で判定し、異常があったとき、障害検出回路
９が異常を検出して障害メモリ１０および中央処理装置
１のソフト通知用ＦＦＧ６にその障害結果が設定される
。そして、障害監視ステップＳ３において中央処理装置
１はソフトプログラムの障害監視手段４でこのソフト通
知用ＦＦＧ６に設定された障害結果を監視する。そして
、障害があればオーダ送出手段２の送出結果メモリ３に
設定する。そして、オーダ送出手段２はそのメモリ結果
によシ障害処理ステップＳ４を起動する。この障害処理
ステップＳ、では障害メモリ１０の読出しオーダを送出
し、その結果によシリトライあるいは切替えを行なうこ
とができる。
以上詳細に説明したように、この発明に係るダイレクト
メモリアクセス制御装置のアクセス処理方式によれば、
障害検出処理をダイレクトメモリアクセス制御装置に設
ける一方、障害処理をソフトでブロック化することによ
りハードアクセス処理速度が向上できる効果がある。
メモリアクセス制御装置のアクセス処理方式によれば、
障害検出処理をダイレクトメモリアクセス制御装置に設
ける一方、障害処理をソフトでブロック化することによ
りハードアクセス処理速度が向上できる効果がある。
第１図はこの発明に係るダイレクトメモリアクセス制御
装置のアクセス処理方式の一実施例を示す構成図、第２
図は第１図の動作を説明するためのフローチャートであ
る。 １・・・・中央処理装置、２・・・・オーダ送出手段、
３・・・・送出結果メモリ、４・・・・障害監視手段、
５・・・・障害処理手段、６・・−壷りリップ７０ッグ
群（ソフト通知用ＦＦＧ ）、７・・・・ダイレクトメ
モリアクセス制御装置、８・・・・オーダ送出回路、９
・・・・障害検出回路、１０・・・・障害メモリ、１１
・・・・周辺装置。
装置のアクセス処理方式の一実施例を示す構成図、第２
図は第１図の動作を説明するためのフローチャートであ
る。 １・・・・中央処理装置、２・・・・オーダ送出手段、
３・・・・送出結果メモリ、４・・・・障害監視手段、
５・・・・障害処理手段、６・・−壷りリップ７０ッグ
群（ソフト通知用ＦＦＧ ）、７・・・・ダイレクトメ
モリアクセス制御装置、８・・・・オーダ送出回路、９
・・・・障害検出回路、１０・・・・障害メモリ、１１
・・・・周辺装置。
Claims (1)
- 電子交換機の主記憶装置と周辺装置との間でデータの送
受信を直接行なうダイレクトメモリアクセス制御装置の
処理方式において、電子交換機の中央制御装置にプログ
ラム処理によつて読み書きできるフリップフロップ群を
設け、このフリップフロップ群に障害検出時の情報を設
定する設定手段をダイレクトメモリアクセス制御装置に
設け、ダイレクトメモリアクセス制御装置がハードアク
セス障害要因が発生したことを検出したとき前記フリッ
プフロップ群を設定することによつて電子交換機の中央
制御装置に通知し、中央処理装置がダイレクトメモリア
クセス制御装置を制御する命令を実行する毎に制御結果
を判定することなしに障害処理を行なうことを特徴とす
るダイレクトメモリアクセス制御装置のアクセス処理方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63108291A JPH01279355A (ja) | 1988-04-30 | 1988-04-30 | ダイレクトメモリアクセス制御装置のアクセス処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63108291A JPH01279355A (ja) | 1988-04-30 | 1988-04-30 | ダイレクトメモリアクセス制御装置のアクセス処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01279355A true JPH01279355A (ja) | 1989-11-09 |
Family
ID=14480952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63108291A Pending JPH01279355A (ja) | 1988-04-30 | 1988-04-30 | ダイレクトメモリアクセス制御装置のアクセス処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01279355A (ja) |
-
1988
- 1988-04-30 JP JP63108291A patent/JPH01279355A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59123058A (ja) | マシンチエツク処理方式 | |
| JPH01279355A (ja) | ダイレクトメモリアクセス制御装置のアクセス処理方式 | |
| JP3161444B2 (ja) | 障害ロギングシステム、方法およびプログラムを記憶した記憶媒体 | |
| EP0510679A2 (en) | Fault information gathering system for peripheral controllers in a computer system | |
| JP3107104B2 (ja) | 待機冗長方式 | |
| JP2000222233A (ja) | デュプレックスシステムおよび現用系・待機系切り換え方法 | |
| JPH05274223A (ja) | キャッシュメモリ | |
| JPS62105243A (ja) | システム障害の復旧装置 | |
| JPH06103251A (ja) | 情報処理装置の監視制御方式 | |
| JPH02310755A (ja) | ヘルスチェック方式 | |
| JPS58169623A (ja) | 通信制御処理装置のプログラムロ−ド方式 | |
| JPH0713792A (ja) | ホットスタンバイシステムにおけるエラー制御方式 | |
| JPH03152638A (ja) | 情報処理装置のログデータ採取方式 | |
| JPH02216931A (ja) | 障害情報通知方式 | |
| JPH05108588A (ja) | マルチプロセツサシステム | |
| JPH03111962A (ja) | マルチプロセッサ・システム | |
| JPH0832676A (ja) | 障害情報収集可能な交換システム | |
| JPH0247947A (ja) | 共通バス障害プロセッサ検出方式 | |
| JPS62106564A (ja) | 情報処理システムの現用／予備切り替え制御方式 | |
| JPH01231152A (ja) | 障害処理方式 | |
| JPS6172496A (ja) | 二重化情報処理装置のシステム再開方式 | |
| JPH01231153A (ja) | 障害処理方式 | |
| JPH09219746A (ja) | 制御システムにおける障害通知方式 | |
| JPH0423018A (ja) | 制御電源の異常処理回路 | |
| JPH03156646A (ja) | 障害情報の出力方式 |