JPH01283639A - Ｖｌｓｉハードウェア構成のルールベースエキスパートシステムの装置及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はルールベースエキスパートシステムに関し、特
に、人工知能（以下、ｌと略記）の用途における高速度
の推論を行なうのに適したハードウェア構成のルールベ
ースエキスパートシステムに関するものである。

［従来の技術］ エキスパートシステムは、普通エキス／（−ト又はスペ
シャリストが必要とされると考えられている問題を取り
扱うＡＩ技術に関するコンピュータプログラムの一分野
である。ルールベースエキスパートシステムにおいては
、特別な用途領域における専門知識は、一連のルール形
態、即ち「生産ルール」として表わされる。典型的なエ
キスパートシステムの操作において、使用者は好便なユ
ーザインターフェースを介してエキスパートシステムに
特別な問題についてのある既知の情報を供給し、またエ
キスパートシステムは生産ルールをこの既知の情報に適
用して事項を推論し、該適用領域に属する問題を解く。

エキスパートシステムに関する技術背景をさらに知るた
めに下記の文献を参照している： ａｔ＜−トエツチミ力エルセン等（Ｒｏｂｅｒｔ　　Ｈ
。

Ｍｉｃｈａｅｌｓｅｎ、　ｅｔ　ａｌ、　）著［エキス
パートシステムの技術」（“Ｔｈｅ　Ｔｅｃｈｎｏｌｏ
ｇｙ　ｏｆ　Ｅｘｐｅｒｔ　Ｓｙｓｔｅｍｓ”）バイト
誌（Ｂｙｔｅ　　Ｍａｇａｚｉｎｅ）　１９８５年４月
号３０８〜３１２ページに掲載、 ベパリーエイトンプソン等（Ｂｅｖｅｒｌｙ　Ａ、Ｔｈ
ｏｍｐｓｏｎ、　ｅｔ　ａｌ、　）著「エキスパートシ
ステム内部」（Ｉｎ５ｉｄｅ　ａｎ　Ｅｘｐｅｒｔ　　
Ｓｙｓｔｅｍ”）バイト誌（旦ｙｔｅＭａｇａｚｉｎｅ
）　１９８５年４月号３１５−３３０ページに掲載、 マイケルエフデイ−リング（Ｍｉｃｈａｅｌ　Ｆ　、Ｄ
ｅｅｒｉｎｇ）著「人工知能のための構成」（“Ａｒｃ
ｈｉｔｅｃｔｕｒｅｓｆｏｒ　Ａ　１″）バイト誌（Ｂ
ｙｔｅ　Ｍａｇａｚｉｎｅ）　１９８５年４月号１９３
〜２０６ページに掲載。

成功的なエキスパートシステムが多くの応用範囲、例え
ば医術診断、有機化合物の確認、石油堀さく泥の選別等
の領域で開発されている。さらに、ソフトウェア形態で
の多くの領域独立型のエキスパートシステム容器が、特
定の応用範囲用のルールベースエキスパートシステムの
形成を容易にするために開発されている。幾つかの商業
的に利用可能なエキスパートシステムの道具が前記文献
に記述されている。典型的には、これらのエキスパート
システム及びエキスパートシステムの道具は、汎用コン
ピュータ又はマイクロコンピュータを動作させるように
設計されたソフトウェア形状のプログラムである。この
ソフトウェアプログラムは使用者とエキスパートシステ
ムとの間での相互作用期間を備えており、そこではエキ
スパートシステムは使用者に質問をし問題を解くだめの
基礎となる専門知識を採用し、使用者にアドバイスを与
える。

［発明が解決しようとする課題］ エキスパートシステムを他の実用的な応用分野に利用す
ることに少なからぬ関心が持たれており、特に実時間の
応用分野での使用可能なエキスパートシステムの開発に
関心が持たれている。このようなエキスパートシステム
は、例えば、製造工程、処理制御、案内システム、ロボ
ット工学等各種応用分野での制御システムとして有能な
ものとなる。

しかし、複合実時間ＡＩシステムの開発における最大の
制限は計算の速度である。ＡＩ技術の効果的な実用化を
はかるためには、計算の効率及び速度を改善しなければ
ならない。

ＡＩ言語などのＡＩ処理に使用されるソフトウェア道具
を改良し、流線型にすることによりＡＩ処理の速度を増
大させるために、多大の努力がなされてきた。上記改良
は特にＡＩ処理用に設計された特別製のハードウェアに
よって達成可能であることもまた確認されている。前記
デイ−リング（Ｄｅｅｒｉｎｇ）の文献で述べられてい
るように、ハードウェア構成の改良に関する一つのアプ
ローチとして、プロセッサがより迅速に操作可能なよう
に設定された７°ロセツサの指令系統において精巧な工
夫が施されている。また、ＡＩ計算処理が並行的に実行
可能とする並行処理装置の開発にも注意が払われている
。上記文献には、また大規模集積回路（以下ＶＬＳ　ｒ
と略記）のハードウェアは、突き合わせ及び取り出し動
作、並列プロセッサ通信及び信号・記号変換処理等の特
別な動作を加速するために使用可能であることも記述さ
れている。

１課題を解決するための手段］ 本発明の重要な目的は、ハードウェアで構成された推論
装置を装備することによって、ルールベースエキスパー
トシステムの処理速度及び効率を向上させることである
。特に本発明は、ルールペースエキスパートシステム用
に特別に高速度で推論を実行するように設計された特定
用途向集積回路（以下ＡＳＩＧと略記）を提供すること
を目的としている。

本発明にかかるハードウェア構成のルールベースエキス
パートシステムの装置及び方法は、ここでは頭字語ＲＥ
　Ｘ（Ｒｕｌｅ−ｂａｓｅｄ　　Ｅ　Ｘｐｅｒｔの略記
）により記述されており、またその適用領域に関する既
知の情報又は事項が、推論動作の初めに記憶されている
動作メモリを含んでいる。さらに、該装置は適用領域用
のルールセットを記憶するためのルールメモリを有して
いる。上記ルールセットはそれぞれ状態又は動作を指示
する一連の指令情報により構成されている。ルールセッ
トの連続した指令データをルールメモリからワーキング
メモリに装填するための手段が設けられ、また論理手段
はワーキングメモリに記憶された事項に関してワーキン
グメモリ内の指令を連続的に行ない、それによって新し
い事項を推論するために設けられている。推論動作の間
、新事項は推論されながらワーキングメモリに記憶され
、またルールセットの順次的な指令の実行の間、更なる
新事項を引き出すために使用することも可能である。こ
の推論動作の完了によりワーキングメモリに記憶された
事項は出力装置に転送される。

ルールセットの指令データはそれぞれ演算子、状態／動
作フラグ、及び−組の演算項を有している。論理手段は
、指令が状態か又は動作かを決定するために各指令の状
態／動作フラグを試験するための指令用デコーダを有し
ている。もし指令が状態のときは、演算項は演算子によ
り指定された論理演算により比較され論理結果（例えば
真又は偽）を発生する。もし指令が動作の場合は、演算
子により指定された動作は、その演算項に対して実行さ
れる。

ワーキングメモリ及び論理手段は集積回路（以下ＩＣと
略記）に好適に装填可能である。ルールメモリは、（ｃ
に外部付帯的に設けられ好適な外部メモリバスを介して
ワーキングメモリに接続可能であるか、又はワーキング
メモリと相互接続されｔ−適当なデータバスを有するＩ
Ｃ上に設置することも可能である。適用ルールセットは
記憶装置に記憶されているので、ＲＥＸ推論装置は領域
的に独立しており、ルールメモリに単に異っＩ；適用ル
ールセットを設置することにより任意の数の異った適用
が可能である。ルールメモリの構造及び適用ルールセッ
トのデータ構造は、推論処理の効率を大きく高めるよう
に設計されている。

本発明の可転性及び広範な適応性を説明するために、下
記の詳細な記述においては、いかにしてＲＥＸ推論装置
が現存するコンピュータ又はマイクロコンピュータと協
同してコプロセッサとして使用可能となり、従来のソフ
トウェア構成の推論装置により実行されるよりもはるか
に大きな比率で推論が実行できるエキスパートシステム
を提供しているかを説明する。しかし、ＲＥＸ推論装置
は、また、適当な内部制御システム、ユーザインターフ
ェース、及び入力／出力装置とともに装備されるとき、
独立処理システム（ｓｔａｎｄ−ａｌｏｎｅ　　ｓｙｓ
ｔｅｍ）など他の多くの応用分野にも利用可能である。

ＲＥＸ推論装置は、現行のＶＬＳ　Ｉ技術に基づいて実
時間知識処理を実行することが可能である。

問題を解く速度は、毎秒ごとの浮動点操作（ＦＬＯＰＳ
）ではなく毎秒ごとの論理推論処理数（ＬＩＰＳ）によ
り測定される。ｌリップス（ＬＩＰＳ）は従来のコンピ
ュータにおいてはおよそ１００ないし１０００フロツプ
ス（ＦＬＯＰＳ）に相当する。

［実施例１ これより以降、本発明の実施例を、添付の図面を参照し
てさらに詳しく説明する。ところで、本発明は多くの異
なった形態に具体化されることが可能でありここで述べ
る実施例に限定されるものではなく、むしろ、出願者は
本実施例を提供することにより、この開示がさらに完全
なものとなり、本発明の範囲を当業者に充分に示すこと
になる。

特に、図面に関して述べると、第１図は、本発明にかか
るエキスパートシステムを示しており、それは付加ＲＥ
Ｘシステムコプロセッサボード１１を有するＩ　ＢＭＡ
Ｔパーソナルコンピュータなどのマイクロコンピュータ
ｌＯにおいて動作するように設計されたものである。Ｒ
ＥＸボード１１は、第２図にさらに詳細に図示されてい
る。第２図で１５で示された特定の適用範囲の適用ルー
ルセットは、外部ルールメモリ１３に記憶されている。

このようにＲＥＸチップ１２は独立した領域にあり、種
々の異った用途に利用可能である。

第２図に関しては、ＲＥＸコプロセッサボードＩＩの各
素子は、下記のとおり説明される。

Ｉ１０インターフェース＝Ｉ１０インターフェース１４
１；Ｌ、パーソナルコンピュータｌｏとＲＥＸコプロセ
ッサボード１１との間での情報伝達の役割を担っている
。外部データはパーソナルコンピュータＩＯからＩ１０
インターフェース１４を介してＲＥＸボード１１に伝達
される。ここに示す好ましい実施例では、ＤＭＡチャン
ネルがＲＥＸボード１１とパーソナルコンピュータｌＯ
との間の通信リンクを提供している。パーソナルコンピ
ュータにより実行されるソフトウェアプログラムは、簡
単に理解できるユーザーインターフェースを提供するよ
うに使用されている。

ＲＥＸチップ：ＲＥＸチップ１２はハードウェア推論装
置でありＲＥＸコプロセッサボード１１の心臓部を形成
している。ＲＥＸチップ１２の２個の主要な構成要素は
ワーキングメモリと制御論理素子である。推論処理が開
始される前に、ワーキングメモリは■／○インターフェ
ースからの外部データにより初期設定される。適用領域
について知られている事項に関する外部データはワーキ
ングメモリの特定のメモリ位置に記憶される。推論処理
の間、ワーキングメモリは介在データの一時蓄積のため
のものである。推論処理が完了すると、ワーキングメモ
リは推論処理の結果を記憶し、その処理結果は次にＩ１
０インターフェースを介してパーソナルコンピュータに
転送される。

ルールメモリ：知識処理技師は適用領域から適用ルール
セット１５と称される一組の生産ルールを引き出し、そ
してこのルールセットはルールメモリ１３に記憶される
。推論処理のときに、ＲＥＸチップ１２はルール情報に
ついてルールメモリ１３に照会する。ルールメモリ１３
の構造はＲＥＸチップの必要部分と充分に調和しメモリ
の領域を少なくするように設計されている。ルールメモ
リに記憶された適用ルールセットのデータ構造は、推論
処理の効率を大きく向上させるように構成されている。

さらに、ルールメモリとルールメモリに記憶された適用
ルールセットの構造について以下に詳述する。

ルールメモリにはＲＯＭ、ＲＡＭ％ＥＦＲＯＭ又は他の
適当なメモリ装置が使用可能である。ルールメモリにＲ
ＡＭが使用された場合は、初期化プログラムは適用ルー
ルセット１５を外部メモリ１３に最初に配置するために
利用される。

一方、ここに示す特定の実施例は、いかにしてＲＥＸチ
ップ１２がパーソナルコンピュータ用のコプロセッサと
して利用され得るかということを示しているが、当業者
にとっては、本発明のハードウェア構成のＲＥＸシステ
ムは、他の多くの特定の用途に利用可能であるというこ
とは、明白なことであろう。例えば、上記ＲＥＸは独立
処理システムとしても利用可能である。上記のような構
成では、制御システムはユーザーインターフエース及び
Ｉ１０インターフェースを操作するために設けられてお
り、またキーボードやグラフ表示などの付加的Ｉ１０装
置が、ＲＥＸボードとユーザーとの間のデータ交信を可
能とするｔｉめに設けられている。

推論処理機構 ＲＥＸシステムにおいて問題を解くために使用可能な推
論方法には数種類の型がある。それらのうち、主要な推
論方法は順方向連鎖、逆方向連鎖及び結合連鎖である。

特にここで示す推論装置は、生産ルールを有する順方向
連鎖推論方法を使用している。

ＲＥＸシステムのルールは、生産ルールによって表わさ
れる。生産ルールは豆（仮定）部分とｔｈｅｎ（結論）
部分とから成る。豆部分は１つ又はそれ以上の状憇即ち
前提項のリストであり、竺部分は動作即ち結論項のリス
トである。このように、生産ルールは下記のように表わ
される。

ｉｆ（仮定）　　状態−１１ 状態−２、 状態−０１ ｔｈｅｎ（結論）　動作−１１ 動作−２、 動作−ｎｏ もし状態（状態−１１状態−２、・・・状態−〇）が与
えられた問題の事項で満たされているならば、上記ルー
ルはトリガされているといわれる。ＲＥＸシステムは次
に与えられた動作を実行できる。

その後いったん動作が実行されると、上記ルールは燃焼
されｔ；といわれる。これら特別の動作は他の状態に変
化可能であり、それによって他のルールを順次燃焼させ
ることが可能である。このルール燃焼の流れは、問題が
解かれるまで、又は、他のルールが満足された状態とさ
れるまで持続される。このルール燃焼の方法は、ルール
により順方向に移動するものであり、このことによって
順方向連鎖方法と称される。順方向連鎖はまた、推論シ
ステム又は問題の事項が燃焼中のルールの流れを案内す
るので演算された事項として言及されている。

ルールのトリガ動作は、ルールが燃焼されているという
ことを意味するものではない、なぜならいくつかの他の
ルールの状態が同期的に満足状態になることが可能であ
るからであり、すべてのルールがトリガされた状態にあ
ることを意味している。万一すべてのルールがトリガ動
作されるようなことが起これば、どのルールが実際に燃
焼されているのかを決定するための相反する解決策を講
じる必要がある。相反する解決策とは、一つ以上のルー
ルが満足状態にあるところの最も好ましいルールを選択
する過程のことである。相反する解決策の例は下記のと
おりである。

■、最も最新のデータを含むルールが選択される。この
方策はデータ最新要求（Ｄ　ａｔａ　　Ｐ　ｅｃｅｎｃ
ｙＯｒｄｅｒｉｎｇ）と称されている。

２、最も頑文な必要物の最も複合したものを有するルー
ルが選択される。この方策はまた構造制限法（ｃｏｎｔ
ｅｘｔ　　Ｌ　ｉｍｉｔｉｎｇ　　Ｓ　ｔｒａｔｅｇｙ
）と称されている。

３、リストの中で最初に明示されたルールが選択される
。これはルールオーダリング（Ｒｕ１ｅＯｒｄｅｒ　ｉ
ｎｇ）と称される。

実施例１ 順方向連鎖法の例 この実施例は、ＲＥＸシステムの動作の一般的な実例を
提供している。この実例として付録Ａにおいて動物確認
ルールセット（Ａｎｉｍａｌ　　Ｉ　ｄｅｎｔｉｆｉｃ
ａｔｉｏｎ　　Ｒｕ１ａ　　５ｅｔ）の例が記述されて
いる。

このルールセットは動物を確認するのにその物理的（身
体的）特徴を与えることによってしようとするものであ
る。下記の特徴が観察されたものと仮定する。

動物は毛を有しており、 動物は肉を食べ、 動物は黄褐色であり、 動物は黒のしま模様がある。

これらの観察結果は次の事項に変換される、表面＝毛 食物−肉 色　−黄褐色 しま模様＝黒。

これらの事項が与えられるとルール１はトリガ動作され
る。ルールに基づいて、 分類−哺乳類 ということが推定される。

上記ＲＥＸシステムは、この動物は哺乳類であるという
ことを新しい事項として取り入れる。よってルール２か
らルール４まではトリガ動作は行なわれない。ルール５
の状態は確かなことであるので、上記ＲＥＸシステムは
、動物は食肉動物であると推論する。

食肉動物−Ｙｅｓ ここまでは、上記システムは使用可能な２つの新しい事
項を推論している。ルール９の最初の３つの状態は真で
あるが、最後の状態は真ではない、したがってルール９
は破棄される。ルール１０はトリガ動作され燃焼可能で
ある。このようにして上記システムは、この動物はトラ
であるということを推論する。

動物−トラ 推論処理は、さらにルールが存在するので、ここで停止
しない。この場合、他のルールはどれも満足されるもの
はない。よって上記システムは、この動物はトラである
と確認する。

上記例は、現在の事実又は観察結果の状態から結論に順
方向に動作することによる推論方法を示している。

ＲＥＸ推論装置の構造 ＲＥＸ推論装置の主要な構成要素が第３図により詳細に
示されている。ＲＥＸチップ自体は、３つの第一次機能
素子、即ちワーキングメモリ１６、算術論理演算素子（
ＡＬＵ）１７及び制御論理素子１８を有している。ここ
に示す実施例では、ルールメモリ１３は分離型メモリ装
置であり、データバス２１を介してワーキングメモリ１
６に接続されている。しかし、当業者にとっては、上記
ルールメモリは、必要に応じてＲＥＸチッグ自体に一体
化されることが可能であるということは、明らかなこと
である。Ｉ１０インターフェースＩ４は、概略２２で示
されるシステムインターフェースバスによって、ワーキ
ングメモリと通信可能に接続されている。制御論理素子
は第３図に概略図示されており、関連符号１８で示され
ている。一般的に、制御論理素子１８の機能は、ＡＬＵ
１７及びワーキングメモリ１６などのその他の素子の動
作を制御することである。

ＲＥＸ推論装置におけるデータ７０− ＲＥＸ装置のデータフローは、第３図及び下記の記述に
より最もよく理解されるであろう。第３図において丸印
の付された番号は、下記の番号付けされた題目の頭文字
に相当する。

１、入力データ 操作者は、パーソナルコンピュータ１０上のユーザイン
ターフェースプログラムにより、上記システムに事項を
入力する。操作者は予め決められｌ；シンタックスで上
記事項を入力する。例えば、操作者は例１の実際のデー
タ及び付録Ａのルールセットを使用すれば、下記事項を
入力する。

表面−毛 色　−黄褐色 一一一等 ユーザインター７エースプログラムは各実際の観察結果
を一組の二進数字で表わされる値に変換する。上記二進
数字の組の最初の部分はアドレスであり第２の部分は値
である。

上記の例においては、 （アドレス５３２）表面＝（値＃ｌＯ）毛、（アドレス
５５８）色　−（値＃５５）黄褐色。

−ｍ−等 ここで、“Ｓ″及び“＃”は参照された数字はそれぞれ
アドレス及び値であることを示す。上記の場合、表面は
アドレス３２に割付けされている（他のどの単語もアド
レス３２を指定しているものはない）。このように各単
語はそれぞれ独自のアドレス番号に割付けされている。

値１０の毛はアドレス３２に記憶されている。これらの
数値はステップ２で使用される。

２、アーキングメモリへの事項の記憶 ステップ２において上記事項はワーキングメモリに記憶
される。

３、アーキングメモリへのルールの取り出し外部メモリ
が適用領域に関するルールを記憶するために使用されて
いる。各ルールは下記のように表わされる。

ＩＦ（仮定） 状態ｌと 状態２と ＴＨＥＮ（結論） 動作■ 動作２ 状態要素は、： （分類−哺乳類） 同様に、動作要素は： （型−有蹄類） 上記ルールの状態又は動作部分のどちらかの要素は下記
に示す型の指令として内部に表示される。

各指令データは、例えば３２ビツトなどの所定の長さを
有している。演算項ｌはワーキングメモリのアドレスを
表わしている。Ｄ　ｉｒ（直接）／　Ｉ　ｍｆｆ１ｅ（
即時）領域の値により、演算項２はワーキングメモリの
アドレスか又は値である。直接／即時領域は演算ｑ４２
のアドレスモードが直接か又は即時かを指定する。動作
／状態領域は、素子がルールの状態部分か又は動作部分
について参照しているかを指定するものである。演算子
領域はルールの状態部分で使用された演算子の型を特定
するものである。演算子の例として等号（−）、大なり
（〉）、小なり（〈）等がある。

下記のステップは推論処理サイクルにおいて実行される
。

４．１　外部メモリ要素の取り出し ルールがルールメモリ１３から取り出され、ルールの第
１指令データの状態／動作領域が調べられて状態か又は
動作かが判断される。もし指令データが状態要素であれ
ば、４．１．１項で述べられた処理過程が用いられる。

もし指令が動作であれば、４．１．２項で述べられる処
理過程が用いられる。

４．１．１ルール状態要素のワーキングメモリへの突き
合せ 演算項ｌのアドレスがＡＬＵに与えられる（ステップ４
）。次に直接／即時領域が調べられて演算項２が直接か
又は即時かが判定される。もし即時のときは、演算項２
の値は直接にＡＬＵに入力され、もし直接の場合は、演
算項２によって指定されたアドレス内容がＡＬＵに入力
される。ＡＬＵへの上記入力は演算子領域を使用してＡ
ＬＵにより比較され状態が真か偽かが決定される。もし
状態が真ならば、ルールの次に続く指令が、４゜１項で
指定されたステップのシーケンスを繰り返すことによっ
て調べられる。もし状態の要素が偽ならば、このルール
は放棄され、次のルールが４゜１項のステップのシーケ
ンスを繰り返すことにより試験される。

４．１．２　　動作部分 動作要素の直接／即時フラグが最初に調べられる。もし
直接の場合は、演算項２のワーキングメモリ位置に記憶
された値が演算項ｌにより表わされるワーキングメモリ
アドレスにコピーされる。

もし直接／即時フラグが即時の場合は、演算項２が演算
項ｌにより表わされるワーキングメモリアドレスにコピ
ーされる。指令により指定された動作が実行された後、
ルールの次に続く動作指令が読み出され４．１．２項に
述べた処理過程が繰り返される。もし動作指令がルール
の最後の指令のときは、次のルールが４．１項のステッ
プのシーケンスを繰り返すことノニより試験される。

すべてのルールが処理し終った後、制御信号が１１０イ
ンターフエース１４に送信される。事項の数字的表示が
操作者にすぐにわかる形態に変換される。

７、データの出力 その後、■１０インターフェース１４は上記データをパ
ーソナルコンピュータｌＯに出力する。

実施例２ ＲＥＸデータフローの例 この例は、ＲＥＸチップが上記実施例１で述べた問題を
解く方法を示している。また、表題の頭文字の番号は、
第３図で丸印の付された数字に相当する。完全な動物確
認ルールセットのために付録Ａを参照する。

■、外部データの入力 観察結果のデータは： 動物は毛を有しており、 動物は肉を食し、 動物は黄褐色の色をしており、 動物は黒のしま模様をしている。

上記データはＩ１０インターフェースに入力され、事項
に変換される。上記データは下記の事項に変換される： （アドレス５３２）表面−（値＃ｌＯ）毛、（アドレス
５４１）食物−（値＃３）肉、（アドレス５５８）色−
（値＃５５）黄褐色、（アドレスＳ　３５）Ｌま模様−
（値＃８）黒。

２、事項のワーキングメモリへの記憶 アドレスはワーキングメモリ内での位置を表わしている
。例えば、アドレス位置３２はｌＯの値を記憶している
。

３、指令付与 指令データがルールメモリから与えられる。ルールｌの
最初の指令は状態であり、下記の形態をとる。

（アドレス５３２）表面イコール（値＃ｌＯ）毛４、演
算項付与 ａ、状態 アドレス位置３２の値はＡＬＵに入力されこの場合は１
０の値である。ＡＬＵの比較動作は、（値＃１０）毛イ
コール（値＃ｌＯ）毛、この結果は真である、 （アドレス５３２）表面イコール（値＃ｌｌ）羽、ＡＬ
Ｕの出力は偽である。制御はステップ３にもどる。

ｂ、動作 もし指令が、 （アドレス５７７）分類移動（値＃２０）哺乳類のよう
な動作である場合は、ＡＬＵは値２０を取り込みそれを
アドレス位置７７に記憶する。

５、事項のワーキングメモリへの記憶 ２０の値がルール１から引き出され、アドレス位［７７
に記憶されるように指令される。制御はステップ３にも
どる。

６、事項のデータへの変換 この例では（アドレス５８８）位置での値がＩ１０イン
ターフェースに送付される。上記事項からアドレス位置
８８での値は（値＃　ｌ　ＯＯ））うである。

７、データの出力 値１００がインターフェースによりトラに変換される。

ルールベースの構造 ワーキングメモリ１６に記憶されている適用ルールセラ
Ｈ５は、２つの部分即ち構造とルールに分割される。各
ルールにおける一組の状態がアドレスに近接して一体的
に分類される。また、各ルールにおける一組の動作がア
ドレスに近接して一体的に分類される。これらの分類グ
ループは下記の形状でワーキングメモリのルール部分に
記憶される。

ルール＃ｌ アドレスｘｘｘ　ｌ　　　　状］’！！Ｉ　ｌｌアドレ
スｘｘｘ　２　　　　状態−１〜２アドレスｘｘｘｍ　
　　　状態−１ｍ アドレスｙｙｙｌ　　　　動作−１１ アドレスｙｙｙ　２　　　　動作−１２ルール＃２ アドレスｚｚｚ　ｌ　　　　状態−２１状態及び動作は
順次それぞれ異ったメモリのアドレス位置に記憶される
ので、ルールの表示は各ルールの開始アドレスを使用す
ることにより構成可能である。このように、生産ルール
は下記のように表示される。

仮定　ｘｘｘ　１ 結論　ｙｙｙ　１ 仮定　ｚｚｚ　１ 結論　−ｍ− この型式は、あるアドレスでの１つのグループの状態が
真であるならば、結果部分で特定されたアドレスの動作
グループが実行されるということを示している。もし、
最初のルールが偽であるときは、制御過程は次のルール
の開始アドレスに移る。各ルールごとの終了インデイケ
ータは必要ではないので、ＲＥＸは終了インデイケータ
を検索するのに時間を消費しない。

ＲＥＸのルールベース構造を第４図に示す。この説明で
は、６４ＫＸ３２ＲＯＭの外部メモリが使用され適用ル
ールセット１５を記憶している。

限られたメモリを最大限に利用するために、構造（ＳＴ
ＲＵＣＴ）とルール（ＲＵＬＥＳ）はそれぞれルールメ
モリ１３の両端部に記憶される。５ＴＲＵＣＴはアドレ
ス０ＯＯＯＨから始まり増加していく。ＲＵＬＥＳはア
ドレスＦＦＦＦＨから始まり減少していく。

ルールメモリの詳細な構造が第５図に示されている。５
ＴＲＵＣＴ部はＲＵＬＥＳ部の各ルールの開始アドレス
を指定するアドレス索引を記憶している。ルールメモリ
の容量は６４にであり、１６ビツトの下半桁のワードの
み使用される。

各状態及び動作はＲＥＸにより実行される３２ビツトワ
ードの指令データとして表わされる。状態は基本的には
２個の与えられた演算項の論理比較である。動作は同様
の形状で構成されている。

動作の演算子は基本的には複数個の論理演算子と一つの
割付は演算子である。各演算処理用に２コの演算項、即
ち演算項ｌ及び演算項２がある。演算項２には２種類の
形状：直接又は即時のものがあり得る。第４図に示すよ
うに、直接型演算項は記号（Ｓ）により表わされるワー
キングメモリ内のアドレスへの指示データであり、即時
型演算項は（＃）により表わされる整数である。

ＲＥＸ推論装置用指令セット 第５（ｂ）図に示すように、ＲＥＸの指令データは常に
３２ビツトの長さである。操作コード（６ビツト）、演
算項１（１３ビツト）及び演算項２（１３ビツト）は合
計３２ビツトの指令データを構成する。与えられた適用
ルールセット内の各ルールは状態部及び動作部を有する
。それでＲＥＸは次の２つの型の指令セットを有してい
る。即ち状態指令：この型の指令は、状態が真か偽かを
判定するために使用される。これにより操作者は“イコ
ール（−）”、“より大（〉）”なとの２つの演算項の
間の異った論理的関係を特定化することが可能になる。

状態指令の処理結果は真又は偽のみであり、その結果は
次のシーケンス処理に影響を与える。

動作指令：この型の指令は、現在のルールのすべての状
態が真であるときのみ実行される。実行された動作の結
果は常に第１演算項に記憶される。

指令とその当該操作コードを表１に概要示す。

演算項１はワーキングメモリからの直接アドレスされた
データ（ＷＭ　［ＯＰ　１　］）である。

演算項２は直接アドレスされたデータ（ＷＭ　［ＯＰ２
］）又は即時データ（ＯＦ２）である。

第６図に演算コードの型が表示されており、演算コード
の最重要ビット（以下ＭＳＢと略記）、即ちＦｌは、指
令の型を特定するために使用される。

ＦｌがＯの場合は、状態指令であり、０でない場合は動
作指令である。

状態指令は常に２個の演算項を有している。ところが、
動作指令は操作の必要性に応じてただ１つ又は２個の演
算項を有してもよい。

ＲＥＸは２種類の型のアドレスモード、即ち即時型と直
接型のものが可能である。最初の演算項は常に直接型ア
ドレスモードを使用する。第２の演算項は即時型データ
又は直接型アドレスデータであることが可能である。ア
ドレスモードは演算コードの第２のＭＳＢ、即ちＦ２を
調べることにより区別される。Ｆ２が０のとき、第２演
算項は即時型データであり、Ｆ２がＯでなければ、第２
演算項は直接型アドレスデータである。

ＲＥＸチップの機能的記述 第７図は、ＲＥＸチップ１２の詳細なブロック図を示す
。説明の重複を避けるため、先に示す図面で述べた素子
は同じ関連記号で表示されている。

下記の表２には、第７図に示す各入力及び出力の名称（
■１０の型）及び機能を表している。

参考 ＷＭ：ワーキングメモリ ＷＭＣ：ワーキンダメモリカウンタレジスタＣ／Ｓ　：
制御／状態フラグレジスタ 各レジスタの名称及び機能は下記のとおりである。

−ＷＭ（ワーキングメモリ）：ワーキングメモリ１６は
推論処理期間中において中間データを記憶するために使
用される。ＲＥＸが推論処理を開始する前に、ワーキン
グメモリは操作者の入力から事項が入力される。ワーキ
ングメモリの容量により操作者によるＲＥＸへの入力量
はいつも制限されている。図示された実施例では、ワー
キングメモリは４ＫＸ８スタチックＲＡＭである。

−ＷＭＣ（ワーキングメモリカウンタ）レジスタ：ＷＭ
Ｃは並列負荷の能力を有する１３ビツトのインクレメン
トカウンタである。Ｉ１０モードの間、ＷＭＣはデータ
転送用のワーキングメモリアドレスカウンタとして使用
される。データ転送が進行していると、ＷＭＣは自動的
にインクレメント動作される。ＷＭＣの内容は、データ
転送が開始される前にＣＰＵによって設定可能である。

−ｃｔレジスタ：Ｃ１は並行負荷の機能を有する１６ビ
ツトのインクレメントカウンタである。

推論処理の間、ＣＩはルールメモリ１３の５ＴＲＵＣＴ
部内のルールアドレスの１つを指定する。

ＣＩはＲＥＸが次のルールに移行する前に１だけインク
レメントされる。ＪＭＰ指令により、Ｃ１はｌだけイン
クレメントされる代わりに新しい値が与えられる。

−Ｃ２レジスタ二０２は並行負荷の機能を有する１６ビ
ツトのデクレメントカウンタである。Ｃ２はルールメモ
リのＲＵＬＥＳ部を指定する。もしルールに「偽」の状
態が発生しなければ、ＲＥｘが次の状態又は動作に移行
する前に、Ｃ２はｌだけデクレメントされる。もしルー
ルの「偽」の状態が検出されたときは、Ｃ２はｌだけデ
クレメントされる代わりに次のルールの開始アドレスが
入力される。

−ＯＰレジスタ：ＯＰレジスタは３つの部分、即ち演算
コード、ＯＰＩ、ＯＦ２を有しており、それらはＲＥＸ
指令を有している。演算コードは指令データの演算子を
登録する６ビツトのレジスタである。ＯＰＩ及びＯＦ２
は、それぞれワーキングメモリ内の演算項１及び演算項
２のアドレスを登録する１３ビツトデータ用レジスタで
ある。

−ＯＰ’レジスタ：ｏＰ″レジスタはＯＰレジスタ用の
プリフェッチ指令を登録するために使用されたプリフェ
ッチレジスタである。ＲＥＸはＪＭＰ指令又は「偽」の
状態が発生する場合を除いてプリフェッチ指令を実行す
る。

−５Ｉ（開始／遊び）制御フラグ：ＳｌはＲＥＸの動作
状態即ち推論モードかＩ１０モードかを確認するために
使用される。Ｓｌは、ＲＥＸシステムがすべての事項を
ワーキングメモリに送信した後にＣＰＵにより設定され
る。Ｓｌは推論処理が停止されるごとにＲＥＸによりリ
セットされ、そしてＲＥＸはＩ１０モードに切り換わる
。

−ＩＥ（割込み可能）制御フラグ：ＩＥはＳＩ７ラグと
同時にＣＰＵにより設定される。ＲＥＸは推論モードに
なる前に割込み可能となる。ＩＥは割込み信号を発生す
るためにＩ　ＲＱ７ラグとともに使用される。ＩＥフラ
グは割込み供給ルーチンの終了時にＣＰＵによりリセッ
トされる。

−ＩＲＱ（割込み要求）状態７ラグ：推論処理が停止す
ると、ＩＲＱはＲＥＸによりセットされＲＥＸがＣＰＵ
に対して割込みを要求していることを知らせる。割込み
指令が受容された後、ＩＲＱはＣＰＵによりリセットさ
れる。

ＲＥＸがＩ１０モードのとき、ＣＰＵはＲＥＸレジスタ
を読み取り又は書き込むことが可能である。これらの信
号及び作用されたレジスタが表３にリストアツブされて
いる。

表３−レジスタコードの定義 動作モード ＲＥＸは２種類の動作モード、即ちＩ１０モードと推論
モードとを有している。

制御フラグＳＩはモード用フラグとして使用される。Ｒ
ＥＸは５１７ラグが変わるとき、他のモードに切り換わ
る。

ＲＥＸが推論モードになる前に、ＲＥＸは全ユーザ入力
事項をＲＥＸのホストシステムからワーキングメモリに
供給しなければならない。ＳＩフラグがホストシステム
によりセットされたとき、ＲＥＸはＩ１０モードから推
論モードに切り換えられる。推論処理が終了した後、そ
の結果がワーキングメモリからホストシステムに転送さ
れる。

Ｉ１０動作期間中、ホストシステムはＲＥＸチップが選
択されたとき特定のレジスタを読み取り又は書き込むこ
とが可能である。読み取り／書き込みの制御及びレジス
タの選択は、表３に示す一組の制御信号線により制御さ
れる。ＷＭＣ及びＣ／Ｓレジスタの読み取り、書き込み
期間に、わずか数ビットのシステムデータバスが使用さ
れる。これは第８図に示されている。

いったんワーキングメモリがユーザ入力事項を入力され
ると、ＲＥＸは外部メモリの第１ルールから推論処理を
開始する。ＲＥＸの上記推論処理フローは第９図に図示
されている。

推論モードにおいては三種類のＲＥＸ用マシマシンサイ
クルる。

−ＴＩＴ１サイクル＝ＴＩ−ル取り出しサイクルである
。Ｔｌサイクルは推論処理の初め又はＪＭＰ指令の発生
時にのみ実行される。Ｔｌサイクルは、外部メモリのル
ールの開始アドレスをＣＩレジスタに取り出す。ｃｌは
実際にはルールカウンタであり、現に推論されたルール
の開始アドレスを指定する。

−Ｔ２Ｔ１サイクル二Ｔ２令取り出しサイクルである。

Ｔ２サイクルは各ルールの最初状態指令をＲＥＸレジス
タに取り出す。Ｔ２サイクルは、ルールの一つの状態が
「偽」であるときに実行され、その実行は次のルールの
最初の指令から開始される。Ｃ２は、現にＡＬＵにおい
て実行されている状態指令又は動作指令を指定する指令
カウンタとしての働きを有している。

−Ｔ３サイクル二Ｔ３サイクルは指令実行サイクルであ
る。Ｔ３サイクルには下記のような数種類の場合がある
。

状態指令／即時性データ 状態指令／直接性アドレス 動作指令／即時性データ 動作指令／直接性アドレス ＭＰ ＳＴＯＰ（ルールの終了） 指令プリ７エツチサイクルはＴ３サイクルと一致する。

もしＪＭＰ指令が発生すれば、実行シーケンスはＴ１サ
イクルとなる。もし状態指令の結果が「偽」の場合は、
実行シーケンスはＴ２サイクルとなる。もしＪＭＰ指令
及び「偽」の状態指令の発生がない場合は、ＲＥＸはプ
リフェッチデータを使用しその後Ｔ３サイクルになる。

ＲＥＸは繰り返し同じ処理を通過し、そして最後に外部
メモリの全ルールが推論処理される。推論処理が停止す
ると、Ｓｔフラグは“０″にリセットされる。その後Ｒ
ＥＸは推論モードからＩ１０モードに切り換わる。

タイミングチャート Ｔ１０読み取りモードのＲＥＸ用、Ｔ１０書き込みモー
ドのＲＥＸ用及び外部ルールメモリ用のタイミングチャ
ートをそれぞれ第１０図ないし第１２図に示している。

Ｉ１０モードにおけるＲＥＸのＡ、Ｃ，（交流）特性を
表４に示している。

上記の説明を要約すると、本発明の特 徴は下記のようになる。

ある適用範囲用のルールセットに基づ いて、人工知能を適用しながら高速度で推論処理を行な
うのに好適なハードウェア構成のルールベースエキスパ
ートシステム装置において、該装置が、 （ａ）ワーキングメモリ手段、 （ｂ）上記適用範囲に属する外部データを受信し、上記
外部データを前記ワーキングメモリ手段に事項として記
憶するための入力手段、 （ｃ）ルールメモリ手段、 （ｄ）前記ルールメモリ手段に、それぞれが状態か又は
動作を規定する一連の指令データより成る上記適用範囲
用のルールセットを記憶する手段、（ｅ）前記ルールセ
ットの連続した指令を、前記ルールメモリ手段から前記
ワーキングメモリ手段にロードするための手段、及び （「）前記ワーキングメモリ手段に記憶された事項を参
照して該ワーキングメモリ手段内の指令を連続的に実行
し、それによって新しい事項を推論するための論理手段
、 とを有することを特徴とする。

前記論理手段が、推論された新しい事 項を前記ワーキングメモリ手段に記憶するための手段を
有しており、さらにまた、該ワーキングメモリ手段に記
憶されている推論された新しい事項を出力装置に転送す
るための出力手段を有している。

前記出力手段は、入力／出力インター フェースと、該入力／出力インターフェースを前記ワー
キングメモリ手段に通信可能に相互接続しているインタ
ーフェースバスとを有している。

前記ワーキングメモリ手段は半導体ラ ンダムアクセスメモリ装置を有しており、前記ルールメ
モリ手段は別の半導体ランダムアクセスメモリ装置を有
しており、該ワーキングメモリ手段とルールメモリ手段
との間でデータ転送を可能とするために両者を相互接続
しているデータバスとアドレスバスとを有している。

ある適用範囲用のルールセットに基づ いて、人工知能を適用しながら高速度で推論処理を行な
うのに好適なハードウェア構成のルールベースエキスパ
ートシステム装置において、該装置が、 （ａ）ワーキングメモリ手段、 （ｂ）上記ワーキングメモリ手段を外部システムに通信
可能に接続するための入力・出力インターフェース手段
、即ち該入力・出力手段は、適用領域に属する既知の事
項を表わす値を受信し上記ワーキングメモリ手段に記憶
するための、推論処理動作の初期設定時に動作可能な手
段を有しているもの、 （ｃ）ルールメモリ手段、 （ｄ）一連の指令データより成り、それぞれが状態又は
動作を規定する上記適用領域用のルールセットを上記ル
ールメモリ手段に記憶するための手段、（ｅ）上記ルー
ルセットの指令データを上記ルールメモリ手段から連続
的に取り出し前記ワーキングメモリ手段に記憶するため
の、推論処理動作期間中に動作可能な手段、 （ｆ）前記ワーキングメモリ手段に記憶されたそれぞれ
の指令データを連続的に受信し、上記ワーキングメモリ
手段に記憶された事項を参照して上記指令を実行するた
めの、推論処理動作期間中に操作可能な論理手段で、該
論理手段はまた、その次の指令の実行期間中に使用され
るための推論された新しい事項を上記ワーキングメモリ
手段に記憶するための手段を有しているもの、 を有しており、また、 前記入力・出力手段は、上記ワーキングメモリ手段に記
憶された事項を出力装置に転送するために、推論処理動
作の完了時に操作可能な手段を有していることを特徴と
する。

前記ルールセットの指令データを連続 的に取り出す手段が、現在の指令のアドレスを前記ルー
ルメモリ手段に記憶するためのアドレスレジスタヲ有し
ているルールメモリカウンタ手段と、指令データが該ル
ールメモリ手段から取り出される毎に次の指令のアドレ
スで該アドレスレジスタを更新するための手段とを有し
ている。

前記ルールセットの各指令データは演 算子、状態／動作フラグ及び一対の演算項を有しており
、また前記論理手段は、該状態／動作フラグを試験して
指令データが状態か又は動作かを決定するための指令デ
コーダと、論理結果を発生するための演算子により指定
された論理演算動作に基づいて演算項を比較するための
、指令が状態の場合に操作可能な手段と、演算子により
特定された動作を上記演算項に対して実行するための、
指令が動作の場合に操作可能な手段とを有している。

前記論理手段は、同じルールのその次 の指令を取り出すのを効果的にするための、前記比較処
理段階の論理結果が「真」の場合に操作可能な手段を有
している。

前記論理手段は、次のルールの最初の 指令を取り出すのを効果的にするための、前記比較処理
段階の論理結果が「偽」の場合に操作可能な手段を有し
ている。

前記指令のそれぞれが、また上記演算 、項の一つのアドレスモードを指定するための直接／即
時フラグを有している。

ある適用範囲用のルールセットに基づ いて、人工知能を適用しながら高速度で推論処理を行な
うのに好適なハードウェア構成のルールベースエキスパ
ートシステム装置において、該装置が集積回路を有して
おり、 該集積回路には、 （ａ）ワーキングメモリ手段、 （ｂ）上記適用範囲に属する既知の事項を表わす値を受
信し上記ワーキングメモリ手段に記憶するために、該ワ
ーキングメモリ手段を外部システムに通信可能に接続す
るｔ；めのシステムインターフ二−スバス手段、 （ｃ）それぞれが状態又は動作を規定している一連の指
令データより成る上記適用範囲用ルールセットが記憶さ
れている外部ルールメモリと通信するためのルールメモ
リバス手段、 （ｄ）現在の指令のアドレスを上記外部メモリ手段に登
録するためのアドレスレジスタを有しているルールメモ
リカウンタ手段、 （ｅ）現在の指令データを上記ルールメモリから前記ル
ールメモリバス手段を介して取り出すための手段、及び （ｆ）現在の指令データを受信し、該指令を前記ワーキ
ングメモリ手段に記憶された事項を参照して実行し、そ
れによって新しい事項を推論するための論理手段、 とが備えられていることを特徴とする。

前記論理手段は、また前記ワーキング メモリ手段に推論された新しい事項を記憶するための手
段を有している。

ハードウェア構成のルールベースエキ スパートシステム装置が、 （ａ）ワーキングメモリ手段、 （ｂ）既知事項を表わす外部データを受信し、該事項を
表わす値を上記ワーキングメモリ手段の所定のメモリア
ドレスに記憶するための手段、と（ｃ）ルールセットを
記憶するためのメモリ装置、とを有しており、 （ｄ）ルールセットは、上記メモリ装置に記憶された一
連のルールより構成されており、該ルールセットの各ル
ールは、上記メモリ装置の連続したメモリアドレスに記
憶された一連の指令を有しており、 （ａ）上記各ルールの指令の少なくとも一つは、与えら
れた問題の事項により満足される状態を表わしており、
また該指令の少なくとも一つは、（ｉ）実行されるべき
論理演算動作を規定する演算コード、 （ｉｉ）上記論理演算動作により比較される第１２の値
を規定する第１の演算項、及び （ｉｉ）上記論理演算動作により比較される第２の値を
含み、上記ワーキングメモリのアドレスを規定する第２
の演算項、 を有していることを特徴とする。

前記各ルールの指令の少なくとも一つ は、ルールの全ての状態が満足されている場合には、実
行されるべき動作を表わしており、また該指令の少なく
とも一つは、 （ｉ）実行されるべき動作を規定する演算コード、（ｉ
ｉ）事項の値を規定する第１の演算項、及び（ｉｉｉ）
上記第１の演算項に規定された値が記憶される前記ワー
キングメモリ手段のアドレスを規定する第２の演算項、 とを有している。

複数のメモリアドレスを備えたメモリ を有するハードウェア構成のルールベースエキスパート
システム用の適用ルールセットにおいて、該ルールセッ
トが、 上記メモリに記憶された一連のルール、を有しており、 該ルールセットの各ルールが上記メモリの連続したメモ
リアドレスに記憶された一連の指令を有しており、 上記各ルールの指令の少なくとも一つは、与えられた問
題の事項により満足される状態を表わしており、また 上記各ルールの指令の少なくとも一つは、もし状態が満
足されたときに実行される動作を表わしている、ことを
特徴とする。

前記指令は全て同じビット数の長さで ある。

前記各指令の若干数のビットは演算項 を規定し、上記指令の他のビットは演算コードを規定す
る。

上記指令の少なくとも１ビツトは、該 指令が状態か又は動作かを指示するフラグを有している
。

前記指令は３２ビツトの長さであり、 演算コードを規定するビット、第１の演算項を規定する
ビット、第２の演算項を規定するビット及び該指令が状
態か又は動作かを指示するフラグを規定する少なくとも
一つのビットを有している。

上記指令はそれぞれ上記演算項の一つ のアドレスモードを指示する少なくとも一つのビットを
有している。

前記ルールセットのルールは、前記メ モリの一端で始まる連続しＩ；メモリアドレスにｍ一連
の指令データとして記憶されており、該メモリの他端で
始まる連続したメモリアドレスに記憶されたルール索引
を有しており、該ルール索引は、上記ルールセットの各
ルールの始めのメモリアドレスを規定する一連のメモリ
アドレスを有している。

複数のメモリアドレスを備えたメモリ を有するハードウェア構成のルールベースエキスパート
システム用の適用ルールセットにおいて、該ルールセッ
トが、 各ルールが、上記メモリの連続的メモリアドレスに記憶
された所定ビット数の長さの一連の指令データより成る
一連のルール、 与えられた問題の事項により満足される状態を表す各ル
ールの若干数の指令、 前記ルールが燃焼されたときに実行される動作を表す各
ルールの他の指令、及び 上記メモリに記憶されたルール索引、 を有しており、また上記ルールセットの各ルールの始め
のメモリアドレスに相当する一連のメモリアドレスを上
記メモリに有していることを特徴とする。

前記ルールセットのルールは、前記メ モリの一端で始まる連続したメモリアドレスに記憶され
ており、また前記ルール索引は該メモリの他端で始まる
連続したメモリアドレスに記憶されている。

前記ルールセットの各指令データが、 演算子、状態／動作フラグ及び−組の演算項を有してい
る。

複数のメモリアドレスを備えたメモリ を有するハードウェア構成のルールベースエキスパート
システム用の適用ルールセットにおいて、該ルールセッ
トが、 各ルールが所定ビット数の長さの一連の指令データより
成り、各ルールの指令データが上記メモリの連続したメ
モリアドレスに記憶されており、上記記憶されているル
ールセットのルールが上記メモリの一端で連続して始ま
る一連のルール、演算コードを規定するビット、第１の
演算項を規定するビット、第２の演算項を規定するビッ
ト、指令が状態か又は動作であるかを指示するフラグを
規定する少なくとも一つのビット、及び上記演算項の一
つのアドレスモードを規定する少なくとも一つのビット
を有している上記指令データ、及び 上記メモリに記憶されたルール索引、 を有しており、また上記ルールセットの各ルールの始め
のメモリアドレスに相当する上記メモリ内の一連のメモ
リアドレスを有しており、上記ルール索引は、該ルール
セットが始まるところから該メモリの反対側で始まる連
続したメモリアドレスに記憶されていることを特徴とす
る。

ある適用範囲用のルールセットにもと ずいて人工知能を適用しながら高速度で推論処理を実行
するためのハードウェア構成のルールベースエキスパー
トシステムの方法において、該方法が、 （ａ）上記適用範囲に属する既知の事項をワーキングメ
モリに記憶する段階、 （ｂ）それぞれが、状態または動作を規定している一連
の指令データより成る適用領域用のルールセットをルー
ルメモリに記憶する段階、（ｃ）上記ルールセットの指
令データを上記ルールメモリから上記ワーキングメモリ
に入力する段階、及び （ｄ）上記ワーキングメモリに記憶された事項にもとず
いて上記ワーキングメモリに記憶された指令を実行する
段階、 を有することを特徴とする方法である。

上記方法は、上記ルールセットの連続 した指令のための段階（ｃ）及び（ｄ）を繰り返し行い
新しい事項を推論する段階と、上記推論された新しい事
項をワーキングメモリに記憶する段階とを有する。

上記方法は、ルールセットをルールメ モリに記憶する上記段階が、上記ルールセットの指令を
上記ルールメモリの連続したメモリアドレスにお憶する
段階と、指令が上記ルールメモリから入力されるごとに
、次ぎの指令のアドレスでメモリアドレスレジスタを更
新する段階を含んでい上記方法は、ルールセット全ルー
ルメ モリに記憶する上記段階が、上記ルールメモリの連続し
たメモリアドレスに、演算子、状態／動作フラグ、及び
一対の演算項を含む指令を記憶する段階を有しており、
また上記指令を実行する段階が、動作／状態フラグを調
べて、該指令が状態かまｔ；は動作かを決定する段階を
有している。

上記方法は、上記指令が状態である場 合に実行され、演算子により指定された論理演算により
演算項を比較して論理結果を発生する段階を有している
。

上記方法は、上記指令が動作である場 合に実行され、上記演算子により指定された動作を上記
演算項に対して実行する段階を有している。

ある適用範囲用のルールセットにもと すいて人工知能を適用しながら高速度で推論処理を実行
するためのハードウェア構成のルールベースエキスバー
トンステムの方法において、該方法が、 （ａ）上記適用範囲に属する一組の特性を規定する段階
、 （ｂ）上記セットの各特性をワーキングメモリの特定の
メモリアドレスに割り当てする段階、（ｃ）上記特性セ
ットから該エキスパートシステにより解かれる特定の問
題のために、既知の値を有する特性を選択する段階、 （ｄ）上記特性が有する既知の値を、ワーキングメモリ
の上記特性のために割り当てされた適当なメモリアドレ
スに記憶する段階、 （ｅ）一連の指令を有するところの上記適用範囲用のル
ールセットをルールメモリに記憶する段階、（ｆ）上記
ルールセットの連続した指令を上記ルールメモリから上
記ワーキングメモリにロードし、上記ワーキングメモリ
に記憶された特性値にもとずいて該指令を実行し、それ
によって未知の特性に対する値を推論する段階、及び （ｇ）上記推論された値をワーキングメモリの該当する
特性に対応するメモリアドレスに記憶する段階、 とを有することを特徴とする。

用語説明 先行事項：生産ルールの其（仮定）部分。

適用範囲：エキスパートシステムが属する課題又は分野
。

適用ルールセット：知識技術者により抽出され特定の適
用範囲に属する一組のルールセット。

ＡＳＩＣ：　ＡＳＩＣは特定用途向に特別設計された集
積回路である。

結論　　：生産ルールの坊朋（結論）部分。

ＣＰＵ　　：中央処理装置、即ち指令信号及びデータを
処理する処理装置。

コブロセサ：システム全体の機能を高めるためにホスト
コンピュータと協動する特別設 計のプロセッサ。

制御論理素子：　ＲＥＸチップに必要なすべての動作を
制御するカスタム回路。

ＤＭＡ　　：　ダイレクトメモリアクセス、即ちホスト
コンピュータとコンピュータ周辺装 置との間で通常使用されている通信手 段。ＤＭＡはデータブロックを送信す るのに最も効率的な方法を提供してい る。

外部データ：ホストコンピュータのメモリに存在する一
組の二進データ。

外部メモリ：適用ルールセットを記憶する物理的メモリ
。

事項　　：実際の経験又は観察により得られた事実。事
実の集合は推測を事実化するた めに集められる。

推論　　：適用ルールセットのルールを判断すること。

推論装置：エキスパートシステム用の問題解決制御機構
。

■１０インター７エース：コンピユータホストシステム
とコンピュータ周辺装置との間 の通信を担う一種の駆動装置。

知識技師：特別な用途領域の知識及び事項を取り出し、
それらを適用ルールセットに変 換する人。

ＰＣ：パーソナルコンピュータ ＰＣ／ＤＯ５：パーソナルコンピュータのディスク動作
システムでディスクドライバの 読み取り／書き込み動作を行なう。

生産ルール：ｉ「（仮定）　−ｔｈｅｎ（結論）の形態
で規定されたルール。

ＲＡＭ　　：ランダムアクセスメモリ、即ち読み取り又
は書き込みアクセスの可能な二進 情報を記憶するエレクトロニックメモ リ。

ＲＯＭ　　：　リードオンリメモリ、即ち二進情報を記
憶するエレクトロニックメモリであ り、読み取りアクセスのみ可能であり 書き込み能力はない。

ルールベース構造：記憶場所と処理時間を確保するため
に効果的な方法で生産ルールを 記憶する構造。

ワーキングメモリ：推論処理の初期データ、中間データ
及び最終データを記憶するため のＲＥＸチップに存在するＲＡＭ。

ユーザインターフエース：エンドユーサトコンピュータ
ホストシステムとの間の交信を担 うソフトウェアプログラム。

付録Ａ 動物確認ルールセットの例 ルールｌ 仮定　（表面−毛） 結論　（分類＝哺乳類）。

ルール２ 仮定　（生産−ミルク） 結論　（分類＝哺乳類）。

ルール３ 仮定　（表面−羽） 結論　（分類＝鳥）。

ルール４ 仮定　（運動−飛ぶ） （生産−卵） 結論　（分類−鳥）。

ルール５ 仮定　（食物−肉） 結論　（食肉動物＝イエス）。

ルール６ 仮定　（歯−鋭い） （肢＝つめ） （目＝前方） 結論　（食肉動物−Ｙｅｓ）。

ルール７ 仮定　（分類−哺乳類） （肢＝蹄） 結論　（型＝有蹄類）。

ルール８ 仮定　（分類＝哺乳類） （食物＝反Ｓ） 結論　（型＝有蹄類） （足指−偶数）。

ルール９ 仮定　（分類＝哺乳類） （型−食肉動物） （色＝黄褐色） （斑点＝暗黒色） 結論　（動物−チーク）。

ルールｌＯ 仮定　（分類−哺乳類） （型＝食肉動物） （色−黄褐色） （しま模様−黒） 結論　（動物−トラ）。

ルール１１ 仮定　（型＝有蹄類） （首−長い） （脚−長い） （斑点−暗黒色） 結論　（動物−きりん）。

ルール１２ 仮定　（型−有蹄類） （しま模様−黒） 結論　（動物−しまうま）。

ルール１３ 仮定　（分類−鳥） （運動く〉飛ぶこと） （首＝長い） （脚＝長い） （色−黒一と一白） 結論　（動物−だちょう）。

ルール１４ 仮定　（分類−鳥） （運動く〉飛ぶ） （泳ぎ−Ｙｅｓ） （色＝黒−と一白） 結論　（動物−ペンギン）。

ルール１５ 仮定　（分類＝鳥） （運動−飛ぶ一上手に） 結論　（動物＝あほうどり）。

【図面の簡単な説明】

第１図は、本発明のＲＥＸ推論装置がいかにして従来よ
りあるパーソナルコンピュータにおいてコプロセッサと
して利用されているかを示す斜視図であり、 第２図は、ＲＥＸ推論装置を採用しているコプロセッサ
ボードのさらに詳細な図であり、第３図は、ＲＥＸ推論
装置のデータフローを示すブロック図であり、 第４図は、ＲＥＸ推論装置のルールベース構造を示すブ
ロック図であり、 第５図は、ルールメモリに記憶されている指令データの
構成を示す図であり、 第６図は、ＲＥＸチップにおいて使用されている演算コ
ードフォーマットを示す図であり、第７図は、ＲＥＸチ
ップの主要機能素子の全体的なブロック図であり、 第８図は、入力／出力、読み取り／書き込み操作用のデ
ータバスビットの割当てを示す図であり、第９図は、Ｒ
ＥＸチップの推論処理フローを示すフローチャートであ
り、また 第１Ｏ図ないし１２図は、読み取りモード、書き込みモ
ード及び外部メモリーのタイミングを示すＲＥＸチップ
のタイミングチャートである。 特許出願人　インターナショナル・チップ・コーポレー
ション　　外１名

Claims (1)

1. 【特許請求の範囲】 １、ある適用範囲用のルールセットに基づいて、人工知
   能を適用しながら高速度で推論処理を行なうのに好適な
   ハードウェア構成のルールベースエキスパートシステム
   装置において、 該装置が、 （ａ）ワーキングメモリ手段、 （ｂ）上記適用範囲に属する外部データを受信し、上記
   外部データを前記ワーキングメモリ手段に事項として記
   憶するための入力手段、 （ｃ）ルールメモリ手段、 （ｄ）前記ルールメモリ手段に、それぞれが状態か又は
   動作を規定する一連の指令データより成る上記適用範囲
   用のルールセットを記憶する手段、 （ｅ）前記ルールセットの連続した指令を、前記ルール
   メモリ手段から前記ワーキングメモリ手段にロードする
   ための手段、及び （ｆ）前記ワーキングメモリ手段に記憶された事項を参
   照して該ワーキングメモリ手段内の指令を連続的に実行
   し、それによって新しい事項を推論するための論理手段
   、 とを有することを特徴とするルールベースエキスパート
   システム装置。 ２、ある適用範囲用のルールセットに基づいて、人工知
   能を適用しながら高速度で推論処理を行なうのに好適な
   ハードウェア構成のルールベースエキスパートシステム
   装置において、該装置が、 （ａ）ワーキングメモリ手段、 （ｂ）上記ワーキングメモリ手段を外部システムに通信
   可能に接続するための入力・出力インターフェース手段
   、即ち該入力・出力手段は、適用領域に属する既知の事
   項を表わす値を受信し上記ワーキングメモリ手段に記憶
   するための、推論処理動作の初期設定時に動作可能な手
   段を有しているもの、 （ｃ）ルールメモリ手段、 （ｄ）一連の指令データより成り、それぞれが状態又は
   動作を規定する上記適用領域用のルールセットを上記ル
   ールメモリ手段に記憶するための手段、 （ｅ）上記ルールセットの指令データを上記ルールメモ
   リ手段から連続的に取り出し前記ワーキングメモリ手段
   に記憶するための、推論処理動作期間中に動作可能な手
   段、 （ｆ）前記ワーキングメモリ手段に記憶されたそれぞれ
   の指令データを連続的に受信し、上記ワーキングメモリ
   手段に記憶された事項を参照して上記指令を実行するた
   めの、推論処理動作期間中に操作可能な論理手段で、該
   論理手段はまた、その次の指令の実行期間中に使用され
   るための推論された新しい事項を上記ワーキングメモリ
   手段に記憶するための手段を有しているもの、 を有しており、また、 前記入力・出力手段は、上記ワーキングメモリ手段に記
   憶された事項を出力装置に転送するために、推論処理動
   作の完了時に操作可能な手段を有していることを特徴と
   するルールベースエキスパートシステム装置。 ３、ある適用範囲用のルールセットに基づいて、人工知
   能を適用しながら高速度で推論処理を行なうのに好適な
   ハードウェア構成のルールベースエキスパートシステム
   装置において、該装置が集積回路を有しており、 該集積回路には、 （ａ）ワーキングメモリ手段、 （ｂ）上記適用範囲に属する既知の事項を表わす値を受
   信し上記ワーキングメモリ手段に記憶するために、該ワ
   ーキングメモリ手段を外部システムに通信可能に接続す
   るためのシステムインターフェースバス手段、 （ｃ）それぞれが状態又は動作を規定している一連の指
   令データより成る上記適用範囲用ルールセットが記憶さ
   れている外部ルールメモリと通信するためのルールメモ
   リバス手段、 （ｄ）現在の指令のアドレスを上記外部メモリ手段に登
   録するためのアドレスレジスタを有しているルールメモ
   リカウンタ手段、 （ｅ）現在の指令データを上記ルールメモリから前記ル
   ールメモリバス手段を介して取り出すための手段、及び （ｆ）現在の指令データを受信し、該指令を前記ワーキ
   ングメモリ手段に記憶された事項を参照して実行し、そ
   れによって新しい事項を推論するための論理手段、 とが備えられていることを特徴とするルールベースエキ
   スパートシステム装置。 ４、ハードウェア構成のルールベースエキスパートシス
   テム装置が、 （ａ）ワーキングメモリ手段、 （ｂ）既知事項を表わす外部データを受信し、該事項を
   表わす値を上記ワーキングメモリ手段の所定のメモリア
   ドレスに記憶するための手段、と （ｃ）ルールセットを記憶するためのメモリ装置、とを
   有しており、 （ｄ）ルールセットは、上記メモリ装置に記憶された一
   連のルールより構成されており、該ルールセットの各ル
   ールは、上記メモリ装置の連続したメモリアドレスに記
   憶された一連の指令を有しており、 （ｅ）上記各ルールの指令の少なくとも一つは、与えら
   れた問題の事項により満足される状態を表わしており、
   また該指令の少なくとも一つは、 （ｉ）実行されるべき論理演算動作を規定する演算コー
   ド、 （ｉｉ）上記論理演算動作により比較される第１の値を
   規定する第１の演算項、及び （ｉｉｉ）上記論理演算動作により比較される第２の値
   を含み、上記ワーキングメモリのアドレスを規定する第
   ２の演算項、 を有していることを特徴とするルールベースエキスパー
   トシステム装置。 ５、複数のメモリアドレスを備えたメモリを有するハー
   ドウェア構成のルールベースエキスパートシステム用の
   適用ルールセットにおいて、該ルールセットが、 上記メモリに記憶された一連のルール、を有しており、 該ルールセットの各ルールが上記メモリの連続したメモ
   リアドレスに記憶された一連の指令を有しており、 上記各ルールの指令の少なくとも一つは、与えられた問
   題の事項により満足される状態を表わしており、また 上記各ルールの指令の少なくとも一つは、もし状態が満
   足されたときに実行される動作を表わしている、ことを
   特徴とするルールセット。 ６、複数のメモリアドレスを備えたメモリを有するハー
   ドウェア構成のルールベースエキスパートシステム用の
   適用ルールセットにおいて、該ルールセットが、 各ルールが、上記メモリの連続的メモリアドレスに記憶
   された所定ビット数の長さの一連の指令データより成る
   一連のルール、 与えられた問題の事項により満足される状態を表す各ル
   ールの若干数の指令、 前記ルールが燃焼されたときに実行される動作を表す各
   ルールの他の指令、及び 上記メモリに記憶されたルール索引、 を有しており、また上記ルールセットの各ルールの始め
   のメモリアドレスに相当する一連のメモリアドレスを上
   記メモリに有していることを特徴とするルールセット。 ７、複数のメモリアドレスを備えたメモリを有するハー
   ドウェア構成のルールベースエキスパートシステム用の
   適用ルールセットにおいて、該ルールセットが、 各ルールが所定ビット数の長さの一連の指令データより
   成り、各ルールの指令データが上記メモリの連続したメ
   モリアドレスに記憶されており、上記記憶されているル
   ールセットのルールが上記メモリの一端で連続して始ま
   る一連のルール、演算コードを規定するビット、第１の
   演算項を規定するビット、第２の演算項を規定するビッ
   ト、指令が状態か又は動作であるかを指示するフラグを
   規定する少なくとも一つのビット、及び上記演算項の一
   つのアドレスモードを規定する少なくとも一つのビット
   を有している上記指令データ、及び 上記メモリに記憶されたルール索引、 を有しており、また上記ルールセットの各ルールの始め
   のメモリアドレスに相当する上記メモリ内の一連のメモ
   リアドレスを有しており、上記ルール索引は、該ルール
   セットが始まるところから該メモリの反対側で始まる連
   続したメモリアドレスに記憶されていることを特徴とす
   るルールセット。 ８、ある適用範囲用のルールセットにもとずいて人工知
   能を適用しながら高速度で推論処理を実行するためのハ
   ードウェア構成のルールベースエキスパートシステムの
   方法において、該方法が、 （ａ）上記適用範囲に属する既知の事項をワーキングメ
   モリに記憶する段階、 （ｂ）それぞれが、状態または動作を規定している一連
   の指令データより成る適用領域用のルールセットをルー
   ルメモリに記憶する段階、 （ｃ）上記ルールセットの指令データを上記ルールメモ
   リから上記ワーキングメモリに入力する段階、及び （ｄ）上記ワーキングメモリに記憶された事項にもとず
   いて上記ワーキングメモリに記憶された指令を実行する
   段階、 を有することを特徴とする方法。 ９、ある適用範囲用のルールセットにもとずいて人工知
   能を適用しながら高速度で推論処理を実行するためのハ
   ードウェア構成のルールベースエキスパートシステムの
   方法において、該方法が、 （ａ）上記適用範囲に属する一組の特性を規定する段階
   、 （ｂ）上記セットの各特性をワーキングメモリの特定の
   メモリアドレスに割り当てする段階、 （ｃ）上記特性セットから該エキスパートシステにより
   解かれる特定の問題のために、既知の値を有する特性を
   選択する段階、 （ｄ）上記特性が有する既知の値を、ワーキングメモリ
   の上記特性のために割り当てされた適当なメモリアドレ
   スに記憶する段階、 （ｅ）一連の指令を有するところの上記適用範囲用のル
   ールセットをルールメモリに記憶する段階、 （ｆ）上記ルールセットの連続した指令を上記ルールメ
   モリから上記ワーキングメモリにロードし、上記ワーキ
   ングメモリに記憶された特性値にもとずいて該指令を実
   行し、それによって未知の特性に対する値を推論する段
   階、及び （ｇ）上記推論された値をワーキングメモリの該当する
   特性に対応するメモリアドレスに記憶する段階、 とを有することを特徴とする方法。