JPH0128392B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、液晶表示装置に係り、特に、文字表
示装置に最適な回路に関する。

液晶文字表示装置は、腕時計等の数字表示装置
のように、セグメント表示により、数字を表示す
るものとは異なり、第１図に示す如く、画素２を
複数組み合わせてアルフアベツト、数字、カナ等
を表示するものである。今後、画素をドツトと呼
ぶことにする。

第２図に、１文字が横５ドツト、縦７ドツトで
35ドツトマトリクスで構成されている時の、文字
の表示例を示す。

第１図に示した、液晶パネルを駆動して、文字
を表示するための回路を第３図に示す。

液晶パネル１の走査電極５及び信号電極６に加
える駆動電圧は、液晶マトリクス駆動回路３，４
で発生させる。

液晶マトリクス駆動回路３，４は、直・並列変
換回路３Ｃ，４Ｃ、ラツチ回路３ｂ，４ｂ、駆動
電圧出力回路３ａ，４ａで構成されている。さら
に、外部トリガ入力端子７ａ，７ｂ、外部クロツ
ク入力端子７ｃ，７ｄ、データ入力端子７ｅ，７
ｆに、それぞれ定められた信号を印加して、電極
５，６への駆動電圧を発生させている。

一方、液晶マトリクス駆動では、走査電極を一
定周期で走査して、液晶パネルの各ドツトを選択
する線順次走査方式が用いられている。すなわ
ち、第４図に示す如く、走査電極１〜ｍを順次走
査するものである。この場合、信号電極１〜ｎへ
は、走査のタイミングに対応して、各ドツトのオ
ン、オフ電圧が加えられる。

各ドツトをオン又は、オフさせる表示信号Ｄは
データ入力端子７ｆに入力する。この時、例え
ば、走査電極１が選択されている時間内に走査電
極２の信号を入力する。

液晶マトリクス駆動回路３及び４を制御する回
路の従来例を第５図に示す。制御回路８は、文字
コード信号発生回路１７からの文字コード信号を
表示信号Ｄに変換するとともに、液晶マトリクス
駆動回路１６を制御する信号CL１，CL２，
FLM，Ｍを発生する。そこで第６図に各信号の
様子を示す。信号FLMは、１画面の走査のスタ
ート信号である。すなわち、時間Tsから１画面
の表示が開始する。

信号CL１は、各ラインの走査のスタート信号
である。この信号毎に走査するラインを順次シフ
トしていく。また、この信号は、第３図で示した
直・並列変換回路４Ｃの出力をラツチ回路４ｂに
取り込むトリガ信号としても用いる。

信号CL２は、表示信号Ｄを直・並列変換回路
４Ｃに取り込むためのタイミング信号である。

一方、信号Ｍは、液晶の交流駆動を行なうため
に用いるものである。

次に、各部の動作を簡単に説明する。

文字コード信号書き込み回路９は、文字コード
信号が入力されると、フレームメモリ１２に順次
書き込んで行く。このため、フレームメモリ１２
には、文字コード信号と、書き込み位置を決める
書き込みアドレス信号が入力される。

一方、フレームメモリ１２に書き込まれている
文字コード信号は、リフレツシユカウンタ１１に
より順次読み出されて文字パターン発生器１３に
送られる。なお、１０は書き込みアドレス信号と
読み出しアドレス信号とを選択しフレームメモリ
１２に送るアドレス選択回路である。文字パター
ン発生器１３は、文字コード信号と、リフレツシ
ユカウンタ１１からの行アドレス信号により、文
字パターン信号を発生する。この文字パターン信
号は、並・直列変換回路１４で、直列信号に変換
され、これが文字信号Ｄとなる。

このリフレツシユカウンタ１１は、列ドツトカ
ウンタ１１ａ、列カウンタ１１ｂ、行ドツトカウ
ンタ１１ｃ、行カウンタ１１ｄの４つのカウンタ
で構成されている。

今、液晶パネルの列数をＭ、行数をＮとする
と、フレームメモリ１２の内容は、第７図に示す
模式図で表現できる。この時、文字コード信号
は、フレームメモリの各行の０番地からＭ―１番
地へと順次書き込まれていく。

フレームメモリ１２の内容は、列カウンタ１１
ｂと行カウンタ１１ｄの出力により読み出され
て、文字パターン発生器に送られら。

この結果、リフレツシユカウンタ１１へのクロ
ツク周波数CL2は、次式で表現できる。

CL2≧_F×Ｍ×Ｎ×Ｐ×Ｑ（Hz） ……(1) (1)式で_Fは、液晶パネルの１画面を走査するフ
レーム周波数で、液晶の特性上40〜100Hz程度と
することが望ましい。また、Ｐ，Ｑは１文字を構
成するドツト数である。

ところで、液晶表示装置の小形化、低電力化を
計るには、制御装置８の集積化が必須条件であ
る。この場合、制御に拡張性を持たせ、汎用性に
優れた集積回路とするには表示文字数等の液晶パ
ネルの仕様に対応して制御内容を自由に変更でき
ることが望ましい。

第５図に示した従来の回路で表示文字数、表示
行数を変更するには、カウンタ１１ｂ，１１ｄの
カウント内容を変更する必要がある。これに伴
い、フレーム周波数_Fが大きく変動する。これを
防止するには、発振回路の発振周波数を可変する
か又は、第８図に示すように、発振回路１５とリ
フレツシユカウンタ１１の間に分周回路１８を備
え、分周比を可変する方法が採られていた。

いずれの方式にしても、表示文字数などにより
集積回路の動作周波数が大きく変動する。このた
め、表示文字数、行数が小さくなると、動作周波
数が低くなることからダイナミツク回路動作が不
可能となり、集積化に際しての問題点であつた。

本発明の目的は、リフレツシユカウンタのカウ
ント数を表示条件に左右されることなく一定とし
て、動作周波数が一定の液晶表示装置を提供する
にある。

本発明の特徴は、リフレツシユカウンタを構成
する列カウンタと行カウンタのそれぞれのカウン
タのカウント数の積が一定となるようにするとと
もに、外部から任意で設定される列数の値と列カ
ウンタの出力信号とを比較回路に加え、この一致
出力を１ラインのスタート信号とし、表示文字の
行数、列数に左右されることなく、回路の動作周
波数を一定としたところにある。

本発明の実施例を第９図、第１０図に示す。以
下、順を追つて説明する。

第９図は、フレームメモリ２０に書き込まれて
いる文字コード信号を読み出して文字パターン信
号に変換する回路部を示したものである。

発振回路２４で発生したクロツク信号CL２を
リフレツシユカウンタ２５に供給する。この時、
リフレツシユカウンタ２５は、列ドツトカウンタ
２５ａ、列カウンタ２５ｂ、行ドツトカウンタ２
５ｃ、行カウンタ２５ｄで構成している。

列ドツトカウンタ２５ａ及び行ドツトカウンタ
２５ｃのカウント値は、表示する文字の横ドツト
及び縦ドツト数に一致する。一般には、５×７ド
ツト又は７×９ドツト構成のものが用いられてい
る。ここでは、いずれかの文字パターンに固定す
ることにする。

今、列カウンタ２５ｂのカウント値がｍとする
と列信号が０〜ｍ―１と変化し、さらに、行カウ
ンタ２５ｄのカウント値がｎとすると、行信号が
０〜ｎ―１と変化する。

この時、列カウンタ２５ｂのカウント値ｍと、
行カウンタ２５ｄのカウント値ｎは、列数レジス
タ２９と表示行レジスタ２２に記憶されている内
容により決まる。そこで、各カウンタの動作を説
明する。

まず、列カウンタ２５ｂの動作を説明する。列
ドツトカウンタ２５ａの出力信号CP１が入力さ
れる毎に列カウンタ２５ｂは、＋１づつカウント
アツプしていく。そして、その出力と列数レジス
タ２９の内容が一致すると比較回路２８からリセ
ツト信号RST１が列カウンタ２５ｂに供給され
る。この結果、列カウンタ２５ｂは、リセツトさ
れて出力が全て“０”となる。以下、この動作を
繰り返す。

一方、行カウンタ２５ｄは、行ドツトカウンタ
２５ｃの出力信号CP２が入力される毎に＋１づ
つカウントアツプしていく。そして、このカウン
タの出力が表示行レジスタ２２の内容と一致する
と比較回路２３からリセツト信号RST２が行カ
ウンタ２５ｄに供給される。この結果、行カウン
タ２５ｄはリセツトされて出力が全て“０”とな
り、以下この一連の動作を繰り返す。

表示行レジスタ２２へは、液晶パネルの表示行
数を設定する。これに伴い列数レジスタ２９へ
は、次式を満足するような値を設定する。

ｍ＝ｃ／ｎ ……(2) (2)式で、ｍは、列数レジスタ２９への設定値、
ｎは、表示行レジスタの設定値、ｃは任意の一定
値とする。

一方、表示列レジスタ２７へは液晶パネルの表
示文字の列数を設定する。この結果、列カウンタ
２５ｂの出力と列数が一致する毎に比較回路２６
から一致信号CL１が出力される。

なお、液晶パネルの文字の列数をＭとすると、
Ｍ≧ｍを満足するように(2)式で示したｃの値を決
める。

第１０図は、第９図で示した列数レジスタ２９
のかわりに、割算回路２９ａを設け、(2)式のｍを
求めるようにしたものである。例えば、第１１図
に示すように表示行１〜16に対し、表示列512〜
32を求める。これにより、列カウンタ２５ｂは、
512〜32進カウンタとなり、行カウンタ２５ｄは、
２〜16進カウンタとなる。

第９図及び第１０図に示した回路の動作を第１
２図に示した液晶パネルに文字を表示する場合を
例にとり説明する。この時、１文字は、横５ドツ
ト、縦７ドツトで、表示行は２行、表示列は４列
である。このため、走査電極Ｘは14ライン、信号
電極Ｙは20ラインとなつている。また、(2)式で示
したｃを512と定める。

第１３図は、各信号のタイミングを示したもの
である。行カウンタ２５ｄは、カウント内容が１
になる毎にリセツトされる。また、行ドツトカウ
ンタ２５ｃは、カウント内容が６になる毎にリセ
ツトされる。さらに、(2)式の関係から列カウンタ
２５ｂは、カウント内容が255になる毎にリセツ
トされる。

一方、表示列が４であることから、フレームメ
モリ２０の４列までの読み出しが完了すると、比
較回路２６から信号CL１が出力される。

また、信号CP１の周波数は、信号CL２の1/5
に分割されている。

以上述べた一連の動作により、文字パターン発
生器２１からは、５ビツトの並列パターン出力が
得られる。これは、並・直列変換回路３０により
直列信号に変換され、これが表示信号Ｄとなる。

第１４図に表示信号Ｄと信号CL２及びCL１の
タイミング図を示す。なお、信号CL２は、第１
５図に示した液晶マトリクス駆動回路３１に含ま
れる直・並列変換回路３１ａに加えるシフト信号
であり、Ｈ→Ｌの立下り時に表示信号Ｄをシフト
する。また、信号CL１は、ラツチ回路３１ｂの
ラツチ信号であり、立下り時に直・並列変換回路
３１ａの出力をラツチ回路３１ｂに取り込む。

今、液晶パネルの各画素の位置をＸ１〜１４，
Ｙ１〜２０と定義すると、表示信号Ｄには、信号
CL２に同期して各画素のオン、オフ信号が現わ
れる。１ライン目を例にとれば、信号CL２の20
パルス目にＸ１，Ｙ２０の画素のオン、オフ信号
が現われる。この後に、並列に変換された表示信
号は、信号CL１のタイミングでラツチ回路に取
り込まれる。これ以後の表示信号Ｄは、実際の表
示とは無関係の信号となる。この状態が、256文
字分すなわち、1280パルス目まで続く。これが終
了した後は、表示信号Ｄは２ライン目に移る。

信号CL１のＨ→Ｌの立下りのタイミングで、
各出力端子３２ｄには、オン、オフ信号に対応し
た駆動電圧V_X1,Y1〜V_X1,Y20が現われる。

第１６図は、走査側を駆動する場合の駆動回路
３１への入力信号と、第１７図は、その時の信号
のタイミング図を示したものである。

クロツク入力端子３２ａには信号CL１、デー
タ入力端子には、行カウンタ２５ｄの出力信号
FLMを加える。さらに、トリガ入力端子３２ｃ
は信号CL２を加える。

この結果、信号CL１の“Ｈ”→“Ｌ”の立下
りのタイミングでラツチ回路３１ｂの出力Ｓ１〜
Ｓ１４は、順次“Ｈ”レベルとなり、出力端子３
２ｄからは、走査電圧が出力される。

また、この時、第１４図で示した表示信号Ｄ
は、第１７図の斜線で示すように、該当するライ
ンが走査される直前までに直・並列変換回路３１
ａに取り込まれている。

一般に文字の形は、５×７ドツト、あるいは７
×９ドツト構成のものが用いられている。そこ
で、両者の条件を満足する回路とするには、第１
８図に示す列ドツトカウンタ２５ａと行ドツトカ
ウンタ２５ｃのカウント値をそれぞれ５，７ある
いは、７，９と可変できるようにすればよい。こ
の時発振回路の発振周波数が一定とするとフレー
ム周波数が変動する。そこで、分周比が１又は
１／２の分周回路３３を設けることでリフレツシ
ユカウンタ２５への信号CL２の周波数を可変し
てフレーム周波数の変動を少なくすることができ
る。

本発明によれば、発振回路の発振周波数を一定
とすると、液晶パネルに表示する文字数、行数に
係わりなくリフレツシユ回路の動作周波数を一定
とすることができる。これにともないフレーム周
波数も一定とすることができる。

このことから、リフレツシユ回路を含む液晶マ
トリクス駆動回路の制御回路を集積化する最適な
回路とすることができる。

すなわち、許容されているフレーム周波数の変
動分内に発振周波数の変動を押えればよい。これ
により、集積回路のプロセス条件を緩やかにする
ことができる。

さらに、発振周波数を適当な値と定めると、表
示条件に左右されることなく、集積回路をダイナ
ミツクゲートで構成することができ、回路面積を
小さくすることができる。

また、フレーム周波数を一定とするための、大
規模な分周回路が必要でなく回路を簡素化でき
る。

【図面の簡単な説明】

第１図は、液晶マトリクスパネルの模式図、第
２図は、ドツト・マトリクスによる文字の表示
例、第３図は、液晶パネルの駆動回路、第４図
は、線順次走査におけるタイミング図、第５図
は、従来用いていた液晶マトリクス駆動回路の制
御回路、第６図は、制御回路の出力信号のタイミ
ング図、第７図は、フレームメモリの模式図、第
８図は、従来用いていたフレーム周波数の安定回
路、第９図、第１０図は、本発明の実施例、第１
１図は、第１０図の機能図、第１２〜１７図は、
第９、第１０図の具体的な動作を示した図、第１
８図は、変形例である。 １…液晶パネル、３，４，１６，３１…液晶マ
トリクス駆動回路、８…制御回路、１２，２０…
フレームメモリ、１３，２１…文字パターン発生
器、２３，２６…比較回路、２９…列数レジス
タ。

Claims (1)

1. 【特許請求の範囲】 １ 液晶パネルと、該液晶パネルを駆動する駆動
   回路と、該駆動回路を制御する制御回路とを備
   え、該制御回路が、 該液晶パネル上に表示する文字表示情報を指定
   する文字コード信号を記録したフレームメモリ
   と、 該フレームメモリから読み出された該文字コー
   ド信号をドツトの文字パターン信号に変換する文
   字パターン発生器と、 一定周期のクロツク信号を順次カウントする第
   １〜第４段目のカウンタとを設け、該第１段目と
   該第３段目のカウンタは、該液晶パネルに表示す
   る文字の横と縦の画素数に等しいカウント値を有
   し、該第２段目と該第４段目のカウンタの出力を
   該フレームメモリの読み出し信号とし、該第３段
   目のカウンタの出力を該文字パターン発生器のラ
   イン信号とし、線順次走査により該液晶パネルに
   文字を表示する液晶表示装置において、上記制御
   回路が、 上記第２段目のカウンタの設定値ｍを設定する
   列数レジスタと、 上記第４段目のカウンタの設定値ｎを設定する
   行数レジスタと、 上記第２段目のカウンタのカウント値と上記列
   数レジスタの設定値ｍとの一致を検出し、上記第
   ２段目のカウンタのカウント値をリセツトする第
   １の比較回路と、 上記第４段目のカウンタのカウント値と上記行
   数レジスタの設定値ｎとの一致を検出し、上記第
   ４段目のカウンタのカウント値をリセツトする第
   ２の比較回路と、 上記液晶パネルの表示文字の列数Ｍを記憶した
   表示列レジスタと、 上記第２段目のカウンタのカウント値と上記表
   示列レジスタに記憶された列数Ｍとを比較し一致
   信号を発生する第３の比較回路と、 を具備し、 上記第２段目のカウンタの設定値ｍと上記第４
   段目のカウンタの設定値ｎとの積が一定となるよ
   うに上記列数レジスタと上記行数レジスタとの内
   容を設定し、 上記一致信号を上記駆動回路に入力して、上記
   一致信号のタイミングにより、線順次走査を行な
   うことを特徴とする液晶表示装置。