JPS6346437B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、液晶表示装置に係り、特に液晶パネ
ルの表示列数に無関係に一画面の走査周期を一定
に保持して標準化・集積化を容易にした制御回路
を備えてなる液晶表示装置に関する。

一般に液晶表示装置は、その動作電圧が低いこ
とや、平板パネルに構成できることから、このよ
うな用途に広く利用されてきている。殊に、液晶
を平板パネル状に形成して液晶マトリクスパネル
とし、これを用いて文字・記号を表示できるよう
にしたものが提案されている。

第１図は、この従来例に係る液晶表示装置のブ
ロツク図が示されている。この図において、符号
１は液晶表示パネルであつて、図示の如く横軸方
向に所望数だけ設けた走査電極２と、同様に縦軸
方向に前記走査電極２に対応して設けた信号電極
３とを備えている。前記走査電極２は、走査駆動
回路４を介して走査回路５に接続されて、この回
路４により順番に走査されるようになつている。
この走査回路５は、制御回路６のタイミング信号
を入力して走査信号を発生するように構成されて
いる。

一方、直・並列回路７は、制御回路６から出力
される文字信号を一ラインの並列信号に変換する
ように構成されていて、その並列出力信号をライ
ンメモリ８に供給するように構成されている。該
ラインメモリ８は、一ラインの選択時間だけ信号
を記憶するようになつており、このように制御さ
れることが制御回路の出力信号CP₂によつてなさ
れるように構成されている。このラインメモリ８
の出力端子は、信号駆動回路９の入力端子に接続
されている。信号駆動回路９は、その信号電圧を
信号電極３に供給するように構成されている。

このような構成された液晶パネルの動作を簡単
に説明する。液晶マトリクス駆動では、液晶マト
リツクスパネル１の走査電極２を順番に走査する
線順次走査方式で駆動されている。走査回路５
は、制御回路６から供給されるタイミング信号に
より線順次走査信号を形成して走査回路４に供給
する。すると、走査回路４は走査電圧を発生し
て、これを液晶マトリクスパネル１の走査電極２
に印加する。

これに対して直・並列変換回路７は、制御回路
６から供給されている文字信号を一ラインの並列
信号に変換してからラインメモリ８に供給する。
このラインメモリ８は、一ラインの選択時間だけ
文字信号を保持することになる。これにより信号
駆動回路９は、信号電圧を発生して、これを液晶
マトリクスパネル１の信号電極３に印加する。

以上の如く動作して液晶マトリクスパネル１上
に文字の表示がなされるものである。

このような液晶マトリクスパネル１の制御回路
６は、第２図に示すものが一般的である。即ち、
第２図には、従来例に係る液晶マトリクスパネル
用制御回路の一般的構成のブロツク図が示されて
いる。この制御回路６は、液晶マトリクスパネル
１に表示すべき情報を取り込み、これらを文字パ
ターン信号DAに変換すると共に、走査回路５、
直・並列回路７を制御する信号が発生できるもの
である。即ち、符号６Ａは基準クロツクを発生す
る発振回路であり、その出力クロツク信号CP₁を
取り出すと共に、その信号CP₁をドツトカウンタ
６Ｂに供給するように接続されている。このドツ
トカウンタ６Ｂの出力端は、列カウンタ６Ｃの入
力端に接続されて、その出力信号を列カウンタ６
Ｃに供給されるようになつている。この列カウン
タ６Ｃでは、前記供給された信号をカウントして
出力信号CP₂を形成し、これをラインカウンタ６
Ｄに供給するように接続されている。このライン
カウンタ６Ｄの出力信号は行カウンタ６Ｅに供給
され、この行カウンタ６Ｅでカウントされて出力
信号CP₃を形成し、外部に出力すると共に、リフ
レツシユメモリ６Ｆに入力するように接続されて
いる。このリフレツシユメモリ６Ｆには、列カウ
ンタ６Ｃの出力信号が供給されていて、外部より
書き込まれた表示情報を文字パターン発生器６Ｇ
に供給するように構成されている。この文字パタ
ーン発生器６Ｇには前記ラインカウンタの出力信
号が供給されて、一ライン毎の文字パターン信号
DAを出力するように構成されている。

以上の如く構成された制御回路の動作につい
て、第１図及び第２図に示す回路の動作の関係を
第３図を参照して説明する。

第３図には、第１図及び第２図に示す液晶表示
装置とその制御回路の動作を説明するためのタイ
ムチヤートが示されていて、横軸に時間が示さ
れ、各縦軸にはこれらに付された符号と同一符号
部の信号波形が示されている。即ち、行カウンタ
６Ｅの出力信号CP₃は、フレームスタート信号で
あり、この信号CP₃のタイミングをもつて一画面
の走査を開始する。一方、列カウンタ６Ｃの出力
信号CP₂は、ラインスタート信号であり、走査回
路５の出力信号l₁〜l_Mを発生させるものである。
又、この信号CP₂は直・並列変換回路７の内容を
ラインメモリ８に取り込むタイミング信号として
も用いられている。更に、ドツトカウンタ６Ｂの
入力信号CP₁は、表示パターン信号DAを送出す
る信号であり、シフト信号と称されている。又、
直・並列変換回路７は表示パターン信号DAをシ
フト信号CP₁によつて順次取り込んでゆくように
なつている。尚、一般に、このような動作をする
線順次走査方式の表示は、表示のちらつき或いは
液晶の周波数特性上一フレームの走査に用いる時
間T₀を25乃至15〔mS〕として駆動走査し表示し
ている場合が多いものである。

一方、デイスプレイ装置において、ドツト方式
により文字・記号等を表示する場合は、行を５ド
ツトとし且つ列を７ドツトとして一文字を構成す
る。所謂５×７ドツト方式によるものか、或いは
７×９ドツト方式によるものかが利用されてい
た。しかしながら、液晶表示装置においては、走
査ライン数を少なくするため一文字を５×７ドツ
トとしたものが良く利用されている。このように
構成した液晶表示装置において、行数を増加する
ことはコントラストの低下を招くことになるため
行数増加は一行又は二行が限度であるのに比較
し、表示列数を増加することは液晶表示品質に何
ら影響を与えないものである。

ところで、液晶表示装置の適用範囲が拡大され
るに伴つて、殊に文字の表示列数を増加すること
が強く望まれてきている。この場合、当然に装置
低価格化、小型化を図る必要があり、このために
制御回路の標準化、集積回路化が要求されること
になる。

一方、液晶パネルの表示列数が異なつた場合、
第２図に示す従来の方式による制御回路では列カ
ウンタ６Ｃの分周比をその都度変更する必要があ
る。又、表示列数を一桁程度異なる場合、フレー
ム周期T₀を25乃至15〔mS〕程度に変動を押さえ
るために発振回路６Ａの発振周波数を一桁程度高
くする必要がある。このようにした場合は、集積
回路（IC）等の動作マージンを小さくしてしま
うという問題があつた。

本発明の目的は、液晶パネルの文字の表示列数
には無関係に一画面の走査周期を一定に保持して
標準化、集積化に適した制御回路を備えた液晶表
示装置を提供するにある。

本発明は、液晶パネルに文字を連続して表示す
る際に文字コード信号がリフレツシユメモリの低
アドレス位置から高アドレス位置に順次書き込ま
れることに着目し、列カウンタがリフレツシユメ
モリの記憶内容を高アドレス位置から低アドレス
位置に順次読み出すようにダウンカウンタで構成
し、且つ一文字の横ドツト数に等しい分周比をも
たせたドツトカウンタ及び一文字の縦ドツト数に
等しい分周比をもちアツプカウント動作をするラ
インカウンタを備え、文字の表示列数に関係なく
リフレツシユメモリの全てのアドレス内容を読み
出すと共に、表示情報部分のみ液晶パネルに表示
するようにして前記目的を達成するものである。

本発明の一実施例を第４図以下の図面に基づい
て説明する。

第４図には、本発明の一実施例に係る液晶マト
リクスパネルの制御回路のブロツク図が示されて
いる。この図において、符号１０は制御回路であ
り、発振回路１０Ａからクロツク信号CP₁がドツ
トカウンタ１０Ｂ、列カウンタ１０Ｃ及びライン
カウンタ１０Ｄに夫々供給されるように構成され
ている。前記ドツトカウンタ１０Ｂは、一文字の
横ドツトの分周比を備えたアツプカウンタであ
り、その分周比に従つたキヤリ出力（桁上げ）信
号C₁を列カウンタ１０Ｃの入力端に供給するよ
うに構成されている。又、前記列カウンタ１０Ｃ
は、リフレツシユメモリ１０Ｅに記憶されている
内容を高アドレス位置から低アドレス位置に読み
出すための信号RFADをダウンカウント動作に
よつて形成し、リフレツシユメモリ１０Ｅに供給
するように構成されている。そして、ダウンカウ
ント値が零となつた際にボロー出力信号（桁下げ
信号）B₁を発生し、これをラインカウンタ１０
Ｄに供給するように列カウンタ１０Ｃとラインカ
ウンタ１０Ｄが接続されている。前記ラインカウ
ンタ１０Ｄは、一文字の縦ドツト数に等しい分周
比をもち且つアツプカウンタで構成し、所定のカ
ウント値になると、次の入力信号B₁で初期状態
に復帰するように構成されている。そして、この
ラインカウンタ１０Ｄのキヤリー出力信号C₂は、
外部に出力できるように構成されると共に、リフ
レツシユメモリ１０Ｅからの文字コード信号を文
字パターン信号に変換する文字パターン発生器１
０Ｆにその低アドレス信号として入力するように
構成されている。そして、この文字パターン発生
器１０Ｆは出力信号DAを図示しない直・並列変
換回路に供給されるように構成されている。

以上の如く構成された本発明の作用を第５図乃
至第９図を参照して説明する。

第５図には、リフレツシユメモリの記憶容量を
Ｍとしたときの説明図が示されていて、表示文字
数をｍとすると、０乃至ｍ―１番地に表示すべき
文字のコード信号が書き込まれている。このよう
な条件の下において、表示文字のドツト数を５×
７ドツト方式で表示させるときの制御回路１０の
動作を第６図乃至第９図に基づいて説明する。

第７図乃至第９図には、第４図に示す制御回路
の動作を説明するためのタイムチヤートが示され
ていて、各縦軸はその符号の信号レベルが示さ
れ、且つ各横軸は時間が示されている。第６図に
示すように、発振回路１０Ａの出力信号CP₁はド
ツトカウンタ１０Ｂにおいて1/5に分周される。
そして、キヤリー出力信号C₁は、次段の列カウ
ンタ１０Ｃの入力信号となる。列カウンタ１０Ｃ
は、第７図に示すようにキヤリー出力信号C₁が
入力される毎に信号CP₁に同期してカウントダウ
ンする。そして、列カウンタ１０Ｃは、そのカウ
ント値が零になるとボロー出力信号（桁下げ信
号）B₁を発生して出力をＭ―１とする。以下、
前述の動作を繰り返すものである。そして、これ
によつてカウンタ１０Ｃのカウント出力信号
RFADは、リフレツシユメモリ１０Ｅの読み出
しアドレス信号となる。一方、ボロー出力信号
B₁は、次段のラインカウンタ１０Ｄのキヤリー
入力信号としても用いるものである。

一方、ラインカウンタ１０Ｄは、第８図に示す
ように、ボロー出力信号B₁が入力される毎に信
号CP₁に同期してカウントアツプしてゆき、そし
て、カウント値が６になると次のボロー出力信号
B₁が入力されると、その出力信号C₂が零となる。
これが、キヤリー出力信号である。このカウンタ
１０Ｄのカウント出力信号CGADは、文字パタ
ーン発生器１０Ｆの低アドレス信号として出力さ
れるものである。

以上の説明によつて、列カウンタ１０Ｃのボロ
ー出力信号B₁がラインスタート信号CP₂であり、
又、ラインカウンタ１０Ｄのキヤリー出力信号
C₂がフレームスタート信号CP₃となる。

第９図，は、文字表示信号DAの発生状態
を説明するためのタイムチヤートが示されてい
て、各横軸には時間が示され、又縦軸にはそれら
に付された符号の信号レベルが示されている。加
えて、第９図には、リフレツシユメモリの零番
地に記憶されている文字パターンの説明図が示さ
れている。

前記ラインスタート信号CP₂の一周期に発生す
る表示信号DAは、文字パターン確立領域と、不
定領域とに分離されている。（第９図を参照）
前者はリフレツシユメモリ１０Ｅの０〜ｍ―１番
地の内容が読み出され、後者はｍ〜Ｍ―１の内容
が読み出されているものであり、このため前述の
如く確立領域と不定領域との分離がなされている
ものである。

例えば、リフレツシユメモリ１０Ｅの零番地に
アルフアベツトの“Ａ”の文字コードが書き込ま
れていたとすると、一ラインの走査期間中の最後
の一文字パターンは、第９図及び同図に示さ
れるように文字“Ａ”の二ライン目のパターンと
なる。

而して、直・並列変換回路７がリフレツシユメ
モリ１０Ｅの０番地に書き込まれている文字のパ
ターン信号を取り込み並列信号に変換した後に、
これをラインスタート信号CP₂のタイミングでラ
インメモリ８に保持させる。即ち、直・並列変換
回路７は、リフレツシユメモリ１０Ｅの全番地に
書き込まれている文字のパターン信号を取り込む
が、ラインメモリ８は、このうち有効な信号のみ
を保持するものである。

この結果、列カウンタの分周比を全く変化させ
ていないことから、一画面の走査周期を安定化さ
せることができるものである。更に、リフレツシ
ユメモリ１０Ｅの記憶容量を十分大きくすること
によつて、小型から大型の液晶表示装置に適用で
きるものである。

第１０図には、本発明に係る制御回路の応用例
のブロツク図が示されている。この図において、
符号１１は液晶表示装置であり、第１図及び第４
図と同一要素には同符号を付して説明する。この
図に示す実施例は、発振回路１０Ａの出力信号
CP₁が直・並列変換回路７に入力されるようにな
つており、同様に文字パターン発生器１０Ｆの出
力信号DAが供給されるようになつており、加え
て信号CP₂が走査回路５及びラインメモリ８に入
力され、しかも信号CP₃が走査回路５に供給され
るように構成されている。又、制御回路１０に
は、例えばマイクロコンピユータ等の制御装置１
２とのインターフエース回路１０Ｈを設けられて
いる。

このように構成した本発明の応用例は、前述し
た如く十分にその機能を発揮できるものである。
従つて、図示したインターフエース回路１０Ｈを
含む制御回路１０をIC化することによつて、簡
単な液晶表示装置を構成できるものである。更
に、リフレツシユ動作を制御回路で行なつている
から、制御装置１２の表示制御の負担を小さくで
きる。

本発明によれば以上の如く液晶パネルの文字の
表示列数に関係なく一画面の走査周期を一定に保
つことができるようにしてなるので、制御回路の
標準化、LSI化を容易にすることのできるという
効果がある。

【図面の簡単な説明】

第１図は従来の液晶表示装置を示したブロツク
図、第２図は従来の制御回路を示したブロツク
図、第３図は第１図乃至第２図の動作を説明する
ためのタイムチヤート、第４図は本発明の一実施
例に係る制御回路のブロツク図、第５図はリフレ
ツシユメモリの内容を示した説明図、第６図乃至
第９図は本発明の動作を説明するためのタイムチ
ヤート、第１０図は本発明の応用例を示したブロ
ツク図である。 １……液晶マトリクスパネル、４……走査駆動
回路、６，１０……制御回路、９……信号駆動回
路、１０Ｂ……ドツトカウンタ、１０Ｃ……列カ
ウンタ、１０Ｄ……ラインカウンタ、１０Ｅ……
リフレツシユメモリ、１０Ｆ……文字パターン発
生器、１１……液晶表示装置。

Claims (1)

1. 【特許請求の範囲】 １ 文字・記号を表示する液晶マトリクスパネル
   １と、 線順次走査駆動電圧を発生し且つこの線順次走
   査駆動電圧を前記液晶マトリクスパネル１の行電
   極に供給する走査駆動回路４と、 一画面分の文字コードを記憶したリフレツシユ
   メモリ１０Ｅと、 この文字コードを入力し且つこの文字コードに
   対応した一ライン毎の直列の文字パターン信号を
   発生する文字パターン発生器１０Ｆと、 第１のクロツク信号CP₁に同期して前記一ライ
   ンの直列の文字パターン信号を順次取り込んで一
   ラインの並列信号に変換する直・並列変換回路７
   と、 前記一ラインの並列信号を一ラインの走査期間
   記憶するラインメモリ８と、 前記ラインメモリ８の出力に応じて信号電圧を
   発生し且つこの信号電圧を前記液晶マトリクスパ
   ネル１の列電極に供給する信号駆動回路９と、 前記走査駆動回路４、前記リフレツシユメモリ
   １０Ｅ及び前記文字パターン発生器１０Ｆを制御
   するリフレツシユ用カウンタとを具備してなる液
   晶表示装置において、 前記リフレツシユ用カウンタが、 前記第１のクロツク信号CP₁を入力して、一つ
   の文字パターンの横ドツト数に等しい分周比に従
   つた第１のキヤリー出力信号C₁を発生するドツ
   トカウンタ１０Ｂと、 前記第１のキヤリー出力信号C₁が入力される
   毎に前記第１のクロツク信号CP₁に同期してカウ
   ントダウンして第１のカウント出力信号
   （RFAD）を発生し、且つ液晶マトリクスパネル
   １に表示する文字の表示列数以上の数の分周比に
   従つたボロー出力信号B₁を発生する列カウンタ
   １０Ｃと、 前記ボロー出力信号B₁が入力される毎に前記
   第１のクロツク信号CP₁に同期してカウントアツ
   プして第２のカウント出力信号（CGAD）を発
   生し、且つ一つの文字パターンの縦ドツト数に等
   しい分周比に従つた第２のキヤリー出力信号C₂
   を発生するラインカウンタ１０Ｄとからなり、 前記列カウンタ１０Ｃの第１のカウント出力信
   号（RFAD）を前記リフレツシユメモリ１０Ｅ
   の読みだしアドレス信号として前記リフレツシユ
   メモリ１０Ｅに供給し、 前記ラインカウンタ１０Ｄの第２のカウント出
   力信号（CGAD）を前記文字パターン発生器１
   ０Ｆのアドレス信号として前記文字パターン発生
   器１０Ｆに供給し、 前記ボロー出力信号B₁をラインスタート信号
   CP₂として前記走査駆動回路４及び前記ラインメ
   モリ８に供給し、 且つ前記第２のキヤリー出力信号C₂をフレー
   ムスタート信号CP₃として前記走査駆動回路４に
   供給することを特徴とする液晶表示装置。