JPH01286009A - インタフェース制御回路診断方式 - Google Patents

インタフェース制御回路診断方式

Info

Publication number
JPH01286009A
JPH01286009A JP63116056A JP11605688A JPH01286009A JP H01286009 A JPH01286009 A JP H01286009A JP 63116056 A JP63116056 A JP 63116056A JP 11605688 A JP11605688 A JP 11605688A JP H01286009 A JPH01286009 A JP H01286009A
Authority
JP
Japan
Prior art keywords
common bus
control circuit
interface control
signal
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63116056A
Other languages
English (en)
Other versions
JPH0570853B2 (ja
Inventor
Masafumi Kubo
雅史 久保
Akikata Nakayama
中山 陽象
Hiroyuki Niijima
裕幸 新島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP63116056A priority Critical patent/JPH01286009A/ja
Publication of JPH01286009A publication Critical patent/JPH01286009A/ja
Publication of JPH0570853B2 publication Critical patent/JPH0570853B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、共通バスの信号をハードウェア内部で折り返
すことによってインタフェース制御回路の正当性を検証
する診断方式において、接続されている装置に診断動作
による影響を与えることを防止するために、信号を内部
で折り返すことによって、物量が増加したり、診断不可
能箇所が増えたりする問題点を解決するため、診断動作
実行中にインタフェースに定義されている初期化信号を
送出あるいは専用のテスト線に応答禁止信号を送出し、
接続されている他の装置を強制的に動作を停止あるいは
応答を禁止させることにより、内部折り返しによる物量
増加を抑え、かつ実際に動作するハードウェアを使用し
て診断を可能としたものである。
(産業上の利用分野〕 本発明は、共通バスに接続されるインタフェース制御回
路の診断を行う診断方式に関するものである。特に、シ
ステムの構成要素(CPU、メモリ、入出力制御装置な
ど)間の結合を、共通バスを用いて行う計算機システム
において、共通バス・インタフェースの正当性の検証に
関するものである。
〔従来の技術〕
従来、共通バスによって結合された計算機システムのバ
ス・インタフェース制御回路の検証は、第3図に示すよ
うに、共通バスに接続された他の装置に影響を与えない
でその動作を診断するために、いわゆる折り返し方式示
用いられている。この折り返し方式は、インタフェース
IIJ御回路21の内部で共通バスに送出する制御信号
(ストローブ信号、応答信号など)、アドレス信号、お
よびデータを折り返して内部に取り込むために、MUX
(マルチプレクサ)工ないしMUX4を設けていた。以
下動作を簡単に説明する。
第3図において、テストモードラッチ22をセントして
、MUXIないしMUX4をA側に切り換える。そして
、例えばマスク制御回路から共通バスに送出しようとす
る制御信号(ストローブ信号など)をMUX4を介して
スレーブ制御回路に取り込むようにしている。同様に、
データ出力ラッチ、アドレス出力ラッチから共通バスに
送出しようとするデータ、アドレスをMUX2、MUX
lを介してデータ入力ラッチ、アドレス入力ラッチに取
り込むようにしている。これら取り込んだ制御信号、デ
ータ、アドレスに基づいて、当該インタフェース制御回
路21の動作診断を行うようにしている。
〔発明が解決しようとする問題点〕
第3図に示す従来のインタフェース制御回路21は、診
断のために内部で制御信号などを折り返すためにMUX
lないしMUX4を設けていたため、物量が増加してし
まうという問題点があった。
また、共通バスに影響を与えない状態のもとで、内部で
折り返して制御信号などを取り込んでいたため、共通バ
スに制御信号などを送出するドライバDVIないしDV
4、および共通バスから制御信号などを受信するレシー
バRVIないしRV4の動作診断を行えないという問題
点があった。
本発明は、診断動作実行中にインタフェースに定義され
ている初期化信号を送出あるいは専用のテスト線に応答
禁止信号を送出し、接続されている他の装置を強制的に
動作を停止あるいは応答を禁止させることにより、内部
折り返しによる物量増加を抑え、かつ実際に動作するハ
ードウェアを使用して診断を可能にすることを目的とし
ている。
〔問題点を解決するための手段〕
第1図および第2図を参照して問題点を解決するための
手段を説明する。
第1図および第2図において、インタフェース制御回路
1.1−1は、共通バスとの間でデータの授受を行うも
のであって、診断対象となる回路である。このインタフ
ェース制御回路1.1−1は、ドライバ3、レシーバ4
などから構成される装置 テストモードラッチ2.2−1は、セットされた時に共
通バスにリセット信号を送出あるいはテスト線5に応答
禁止信号を送出するものである。
テスト線5は、他の装置に応答禁止信号を伝達するもの
である。
〔作用〕
本発明は、第1図および第2図に示すように、テストモ
ードラッチ2にセットしてリセット信号が共通バスに送
出あるいはテストモードラッチ2−1にセットして応答
禁止信号をテスト線5に送出して他の装置を初期化状態
に保持あるいは応答を禁止させている間、ドライバ3か
ら制御信号、データ、アドレスを共通バスに送出すると
共にこの共通バスに送出された制御信号、データ、アド
レスをレシーバ4を介して取り込み、当該インタフェー
ス制御回路1の動作の診断を行うようにしている。
従って、簡単な構成によってインタフェース制御回路1
の動作診断を行うことが可能となると共に、通常動作と
同一の回路構成で診断を行うことでき、特に従来の内部
折り返しによっては診断し得なかった共通バスに直接接
続されたドライバ3およびレシーバ4を含めた動作診断
を行うことが可能となる。
〔実施例〕
次に、第1図および第2図を用いて本発明の1実施例の
構成および動作を詳細に説明する。
第1図は、テスト、モードラッチ2をセントして診断を
行う場合の1実施例構成図を示す。
第1図において、インタフェース制御回路1は、共通バ
スとの間で制御信号(ストローブ信号、応答信号など)
、アドレス、データを授受するものである。
テストモードラッチ2は、インタフェース制御回路1の
動作診断を行う場合に、セットするものである。このテ
ストモードラッチ2をセットすることにより、システム
リセット信号が共通バスに送出されて他の全ての装置を
初期化状態に保持させる。このため、図示インタフェー
ス制御回路lは、共通バスにどのようなバスサイクルを
実施しても、他の装置から無視され、他の装置に影響を
与えることがない。
ドライバ3は、共通バスに制御信号、アドレス、データ
を送出するものである。
レシーバ4は、共通バスから制御信号、アドレス、デー
タを取り込むものである。
アドレス出力ラッチ5−1、データ出力ラッチ5−2は
、共通バスに送出しようとするアドレス、データを保持
するものである。
アドレス゛入力ラッチ6−1、データ入力ラッチ6−2
は、共通バスからアドレス、データを取り込んで保持す
るものである。
マスク制御回路7−1は、制御信号(ストローブ信号な
ど)を共通バスに送出などするものである。
スレーブ制御回路7−2は、共通バスから制御信号(応
答信号など)を取り込むなどするものである。
アドレス設定レジスタ7−3は、アクセスしようとする
アドレスを設定するものである。
次に動作を説明する。
第1図において、テストモードランチ2にセットして5
YSRST (システムリセット)信号を共通バスに送
出する。これにより、共通バスに接続された他の全ての
装置が初期化状態に保持され、共通バスに対してどのよ
うなバス・サイクルが実施されても、無視される。従っ
て、この状態で、任意のアドレスをアドレス設定レジス
タ7−3に順次設定してスレーブ制御回路7−2に入力
し、マスク制御回路7−1の制御のもとて共通バスをア
クセスするようにする。この際、アドレス出力ラッチ5
−1、データ出力ラッチ5−2にセントされたアドレス
、データをドライバ3を介して共通バスに送出すると共
に、共通バスからレシーバ4を介して取り込んだアドレ
ス、データをアドレス入力ラッチ6−1、データ入力ラ
ッチ6−2で保持する。これら、共通バスに送出した制
御信号、アドレス、データ、および共通バスから取り込
んだ制御信号、アドレス、データに基づいて、当該イン
タフェース制御回路1の動作診断を行う。
以上のように、テストモードラッチ2にセントして共通
バスにシステムリセット信号を送出して他の全ての装置
を初期化状態に保持させ、この間に、ドライバ3を介し
て共通バスに制御信号などを送出すると共に共通バスか
らレシーバ4を介して制御信号などを取り込んでインタ
フェース制御回路lの動作診断を、通常の動作状態と同
じ状態のもとで行うことが可能となる。
第2図は、テスト線5に応答禁止信号を送出して診断を
行う場合の他の1実施例構成図を示す。
第2図(イ)において、テストモードラッチ2−1は、
インタフェース制御回路1の動作診断を行う場合に、セ
ットするものである。インタフェース制御回路1−1が
共通バスの制御権を獲得した後、このテストモードラッ
チ2−1をセットすることにより、応答禁止信号がテス
ト線5に送出され、他の全ての装置がたとえアクセスさ
れても応答禁止するように指示される。
テスト線5は、共通バスに接続された他の装置に対して
応答禁止信号を伝達するためのものである。
アービタ6は、共通バスの制御権をいずれの装置に付与
するかの排他管理を行うものである。
次ニ、第2図(ロ)を用いて、第2図(イ)構成の動作
を説明する。
第2図(ロ)において、装置Aが共通バスを介してアー
ビタ6にBus Request A’を送出する。
アービタ6は、装置Aに”Bus Grant A”を
返答する。これに対応して、装置Aは、前の装置xが“
Bus Busy”信号の送出を停止し、”Data 
5trobe”や”Data Ack″がバス上に出力
されていない状態になった時に、”Bus Busy″
信号を送出して共通バスの制御権を獲得する。そして、
本実施例に係わる応答禁止信号をテスト線5に送出して
他の装置がたとえ自装置が選択されても応答しないよう
に指示しておく、この応答禁止信号をテスト線5に送出
している間に、”Data 5trobe″などの制御
信号をドライバ3を介して共通バスに送出すると共に、
共通バスからレシーバ4を介して制ffl信号を取り込
み、インタフェース制御回路1−1の動作診断を行うよ
うにしている。
以上のように、装置Aなどが”Bus Request
”信号をアービタ6に送出して共通バスの制御権を獲得
した後、応答禁止信号をテスト線5に送出して他の装置
が応答しない状態にした後、ドライバ3を介して制御信
号などを共通バスに送出すると共に共通バスからレシー
バ4を介して制御信号などを取り込み、インタフェース
制御回路1−1の動作診断を行うことにより、通常の動
作状態と同一の状態で当該インタフェース制御回路1−
1の動作診断を行うことが可能となる。
〔発明の効果〕
以上説明したように、本発明によれば、テストモードラ
ッチ2にセントしてリセット信号を共通バスに送出ある
いは共通バスの制御権を獲得した後にテストモードラン
チ2−1をセットして応答禁止信号をテスト線5に送出
し、他の装置を初期化状態に保持あるいは応答を禁止さ
せている間、ドライバ3から制御信号、データ、アドレ
スを共通バスに送出すると共にこの共通バスに送出され
た制御信号、データ、アドレスをレシーバ4を介して取
り込み、当該インタフェース制御回路1の動作の診断を
行う構成を採用したいるため、簡単な回路構成によって
インタフェース制御回路1.1−1の動作診断を行うこ
とができる。また、通常動作と同一の回路構成で動作診
断を行うことでき、特に従来の内部折り返しによっては
診断し得なかった共通バスに直接接続されたドライバ3
およびレシーバ4を含めた動作診断を行うことができる
。
【図面の簡単な説明】
第1図は本発明の1実施例構成図、第2図は本発明の他
の実施例構成図、第3図は従来技術の説明図を示す。 図中、l、1−1はインタフェース制御回路、2.2−
1はテストモードラッチ、3はドライバ、4はレシーバ
、5はテスト線を表す。 特許出願人 株式会社 ビーエフニー 代理人弁理士     岡1)守弘 ―ト

Claims (2)

    【特許請求の範囲】
  1. (1)共通バスに接続されるインタフェース制御回路の
    診断を行う診断方式において、 制御信号、アドレス、データを共通バスに送出するドラ
    イバ(3)、共通バスから制御信号、アドレス、データ
    を取り込むレシーバ(4)、および共通バスを制御する
    制御回路からなるインタフェース制御回路(1)と、 共通バスにリセット信号を送出するテストモードラッチ
    (2)とを備え、 上記インタフェース制御回路(1)を診断する際に、上
    記テストモードラッチ(2)をオンにして共通バスにリ
    セット信号を送出している間、上記ドライバ(3)から
    共通バスに送出した制御信号などを上記レシーバ(4)
    によって取り込み、当該インタフェース制御回路(1)
    の診断を行うように構成したことを特徴とするインタフ
    ェース制御回路診断方式。
  2. (2)共通バスに接続されるインタフェース制御回路の
    診断を行う診断方式において、 制御信号、アドレス、データを共通バスに送出するドラ
    イバ(3)、共通バスから制御信号、アドレス、データ
    を取り込むレシーバ(4)、および共通バスを制御する
    制御回路からなるインタフェース制御回路(1)と、 共通バスに対する応答を禁止する応答禁止信号を送出す
    るためのテスト線(5)とを備え、上記インタフェース
    制御回路(1)を診断する際に、共通バスの制御権を獲
    得した当該インタフェース制御回路(1)が上記テスト
    線(5)に応答禁止信号を送出している間、上記ドライ
    バ(3)から共通バスに送出した制御信号などを上記レ
    シーバ(4)によって取り込み、当該インタフェース制
    御回路(1)の診断を行うように構成したことを特徴と
    するインタフェース制御回路診断方式。
JP63116056A 1988-05-13 1988-05-13 インタフェース制御回路診断方式 Granted JPH01286009A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63116056A JPH01286009A (ja) 1988-05-13 1988-05-13 インタフェース制御回路診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63116056A JPH01286009A (ja) 1988-05-13 1988-05-13 インタフェース制御回路診断方式

Publications (2)

Publication Number Publication Date
JPH01286009A true JPH01286009A (ja) 1989-11-17
JPH0570853B2 JPH0570853B2 (ja) 1993-10-06

Family

ID=14677611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63116056A Granted JPH01286009A (ja) 1988-05-13 1988-05-13 インタフェース制御回路診断方式

Country Status (1)

Country Link
JP (1) JPH01286009A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58137038A (ja) * 1982-02-09 1983-08-15 Toshiba Corp シリアルインタフエ−スの診断方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58137038A (ja) * 1982-02-09 1983-08-15 Toshiba Corp シリアルインタフエ−スの診断方式

Also Published As

Publication number Publication date
JPH0570853B2 (ja) 1993-10-06

Similar Documents

Publication Publication Date Title
US6298320B1 (en) System and method for testing an embedded microprocessor system containing physical and/or simulated hardware
US4684885A (en) Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration
US6154856A (en) Debug interface including state machines for timing synchronization and communication
US6142683A (en) Debug interface including data steering between a processor, an input/output port, and a trace logic
US6134652A (en) Diagnostic procedures in an integrated circuit device
EP0849669A1 (en) Diagnostic procedures in an integrated circuit device
JPH04304531A (ja) エミュレーション装置とそれに使用するマイクロコントローラ
AU721685B2 (en) Bus interface control circuit
JP2996440B2 (ja) データ処理システムの診断方式
US20100174948A1 (en) Embedded systems debugging
JPS63275241A (ja) 制御リンク
JPH0570853B2 (ja)
JP3427776B2 (ja) バスインターフェース回路診断方法およびバスインターフェース回路
KR960016272B1 (ko) 이중화프로세서의 에러 감지/처리 장치 및 그 방법
KR920000701Y1 (ko) 자기고장 진단기능을 구비한 인터페이스장치
JPH0667923A (ja) 自己診断システム
JPH0399337A (ja) データ処理ユニットの診断方法、データ処理ユニット、データ処理システム
JPS59106022A (ja) バス接続方式
JP3022906B2 (ja) プログラマブルコントローラの通信方法
JP3615306B2 (ja) 記憶装置アクセスシステム
JPS58137038A (ja) シリアルインタフエ−スの診断方式
JP2504865B2 (ja) バス選択動作試験方式
JPS6117425B2 (ja)
JPS6019271A (ja) デ−タ・チヤネル装置
JPS63305433A (ja) 制御装置の診断方式

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees