JPH01287779A - 状態遷移図表示処理方式 - Google Patents

状態遷移図表示処理方式

Info

Publication number
JPH01287779A
JPH01287779A JP63115999A JP11599988A JPH01287779A JP H01287779 A JPH01287779 A JP H01287779A JP 63115999 A JP63115999 A JP 63115999A JP 11599988 A JP11599988 A JP 11599988A JP H01287779 A JPH01287779 A JP H01287779A
Authority
JP
Japan
Prior art keywords
state
transition
display
transitions
states
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63115999A
Other languages
English (en)
Other versions
JPH061484B2 (ja
Inventor
Kazuko Kato
嘉藤 和子
Shigemi Ooizumi
大泉 しげ美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP63115999A priority Critical patent/JPH061484B2/ja
Publication of JPH01287779A publication Critical patent/JPH01287779A/ja
Publication of JPH061484B2 publication Critical patent/JPH061484B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 状態遷移図表示処理方式に関し。
状態遷移を示す矢印の交わりを少なくして状態遷移を見
易くすることを目的とし。
状態の各々についての遷移数を求める遷移数決定部と、
前記状態の数に応じて円周上の表示位置を決定する表示
位置決定部と、前記状態を前記表示位置に対応させてそ
の配置位置を決定する状態配置決定部とを備え、前記状
態配置決定部が前記遷移数に基づいて配置位置を決定す
るように構成する。
〔産業上の利用分野〕
本発明は状Li遷移図表示処理方式に関する。
状態遷移図は、状態遷移関数をグラフ化して各状態間の
関係をわかり易く表示したものであり。
プログラムや順序回路の設計、解析等に広く用いられる
〔従来の技術〕
第9図に図示の如き状LL遷移関数(状態遷移表)につ
いてグラフ化して状態遷移図とする場合、従来は次のよ
うにされていた。
第10図は従来技術説明図であり、従来の状態遷移図の
一例を示している。
従来は1表示すべき各状Liaないしdは、ランダムに
あるいは表れる順に、直線上(第10図(A))又は円
周上(第10図(B))に配置される。この後、状態遷
移表に従って、各状態の間に状態遷移を示すものとして
有向の矢印及び入力が表示される。例えば、状Maに人
力“0”があると状態すに遷移する時は、「a−一→b
」の如く表示される。
〔発明が解決しようとする課題〕
前述の従来技術によれば2表示すべき各状態がランダム
に又は表れる順に配置されるため、第10図(A)、 
 (B)に図示の如く、矢印が交わってしまう、そして
、状態の数が増し、状態遷移が複雑になる程、矢印の交
わりは多くなる可能性がある。
矢印の交わりが多くなると、状態遷移表から状態遷移図
を作成しても、状態遷移が見づらく、理解できに(くな
るという問題を生じる。
本発明は、状態遷移を示す矢印の交わりを少なくして状
態遷移を見易くした状態遷移図表示処理方式を提供する
ことを目的とする。
C課題を解決するための手段〕 第1図は本発明の原理構成図であり1本発明によるデー
タ処理装置を示している。
第1図において、1は中央処理装置(CP U)及びメ
モリを含む処理装置、2は遷移数決定部。
3は状態配置決定部、4は表示位置決定部、5は状態数
カウント部、6ないし8はメモリ部、9は表示情報部、
IOは矢印付加部、11は表示制御部、12はグラフイ
ンクライブラリ、13は表示画面を有する表示装置であ
る。
グラフ化して表示すべき対象である状態遷移表例えば第
9図の如きものが、メモリ部6に保持される。
遷移数決定部2は、メモリ部6の状態遷移表に基づいて
各状態間の遷移数を求め、第2図図示の如き遷移数の表
を作成し、これをメモリ部7に格納する。ここで、遷移
数とは、状態遷移図を作成した時に、付加される矢印の
本数をいう0例えば。
今は第9図の状態遷移表によっているから、状態a及び
bとの間についてみると、[a−→bJ。
「a←b」の2本の矢印が(遷移数2)が状aa及びb
に対して付加される。状Ha及びCとの間では、「a−
一→c」、ra ←−−c Jの2本(遷移数2)であ
る、従って、状Liaについての遷移数の計Siは4と
され、また、状Haと状13ia、  b、  c及び
dとの間の遷移数は、夫々。
0.2.2及び0とされる なお、遷移数の計Stは、実際は、状態配置決定部3が
状態配置の決定を行う際にその前処理として求められる
状態数カウント部5は、メモリ部6の状態遷移表からそ
れに含まれる(表示すべき)状態の数を求める。
表示位置決定部4は1表示画面上において状態を表示す
べき複数(状態数の分だけ)の位置(表示位置)を、そ
の座標を指定して定める0表示位置は、状態数カウント
部5からの状態数と9表示情報部9からの表示画面の大
きさ等とに基づいて決定される0表示位置についての情
報は配置表としてメモリ部8に格納される。
状態配置決定部3は、メモリ部8の表示位置の各々に1
つの表示すべき状態を対応させることによって、各状態
の配置位置を決定する。これは。
メモリ部7を参照して、遷移数(の大きさ)を利用して
行われる。結果として、メモリ部8に1表示位置の座標
と状態とを対応させた配置表が得られる。
矢印付加部10は、メモリ部8の配置表及びメモリ部6
の状態遷移表を参照して、各状態間に状態遷移を示す矢
印及び入力を、配置表に付加した情報を作成する。
表示制御部11は1画面作成ツールであるグラフィンク
ライブラリ12を参照して、矢印付加部10からの情報
に基づいて画面情報を作成し2表示装置13に送信する
。なお、グラフィックライブラリ12は各表示装置13
に対応して設けられる。
〔作用〕
第3図は本発明の作用説明図である。
第9図図示の状態遷移表がメモリ部6に格納される。こ
れに基づいて、遷移数決定部2は第2図図示の遷移数の
表を作成し、メモリ部7に格納する。一方、状態数カウ
ント部5は状態数は「4」であることを知る。
次に1表示位置決定部4は、第3図(A)図示の如く1
表示画面130上における状態の表示位置131を決定
する。即ち、まず9表示情報部9から表示画面130の
大きさ等についての情報が与えられる。これに基づいて
、半径R1中心0の円が定められ、この1つの円の円周
上に4つの表示領域131が位置するようにされる0次
に、状態数で円周を等分(この場合は4等分)シ、各表
示領域131間の距離を等しくする。(状態数nの時、
半径Rの円に内接するn角形の各頂点が表示位置とされ
る。)表示位置についての情報(座標)はメモリ部8に
格納される。
次に、状態配置決定部3は、第3図(B)ないしくD)
に示す如き配置処理を行う。
まず、状態配置決定部3はメモリ部7の遷移数の表を参
照し、各状態について遷移数の計Siを求め9これが最
大の状態を1つ選ぶ、なお、この場合は全て「4」であ
るが、状Baを選んだものとする。そして、状Liaを
4つの表示位置131の任意(又は所定)の1つに対応
づけるようにメモリ部8に格納する。これを画面として
示せば、第3図(B)の如くなる。
次に、再び前記遷移数の表を参照して、残った状ab、
c及びdの中から、状態aとの間で遷移数が最大の状態
及び次に大きい状態を各々1つ選ぶ、なお、この場合は
状態aとbとの間の遷移数及び状態aとCとの間の遷移
数が共に「2」であるが、状l1llbを最大の状態、
状Lieを次に大きい状態として選んだものとする。そ
して、状6b及びCを状態aの時計回り方向及び反時計
回り方向(逆でもよい)の隣接する表示位置131に対
応づける。前述と同様に、この対応関係は、メモリ部8
に格納され9画面としては第3図(C)の如くなる。
次に、残った状Lidと表示位置131とが第3図(D
)に示す如く対応づけられ、状態配置が終了する。
なお、状態数が多い場合は1次のように処理が続行され
る。即ち、まず、状態すとの間の遷移数が最大の状態(
状It/とする)が1つ選ばれ、これが状態すの隣接の
表示位置に対応させられる。
この選択において、すでに1度選ばれた状態a及びCは
対象から除かれる(以下同じ)0次に、同様にして、状
態Cの隣接の表示位置に状LiC′が対応させられる。
この後、状Bw側、状態C′側の順で同様の配置処理を
行い、状態が無くなるまでくり返す。
この後、矢印付加部10がメモリ部6の状態遷移表を参
照して矢印及び入力を付加する。そして。
これを画面に表示すると第3図(E)の如くなる。
以上の処理によれば、各状態間で遷移数の大きい(矢印
が多い)ものが隣接するようにされる。
これにより、第3図(E)と第10図との比較から理解
されるように、状態遷移を示す矢印の交わりを少なくし
て状態遷移を見易くできる。特に。
状態数が少ない場合は、矢印の交わりを無くすことがで
きる。また、これらのための状態の配置の決定を自動的
に行うことができ、利用者の負担が無い。
なお、第3図中の点線、半径Rを示す矢印1文字R及び
0は表示画面130上には表示されない。
〔実施例〕
本発明の実施例として第1図図示のデータ処理装置につ
いて詳細に説明する。
まず、遷移数の決定について、第4図及び第5図を用い
て説明する。
第4図は実施例説明図であり、メモリ部6.遷移数決定
部2及びメモリ部7の構成を示している。
第4図において、14及び16はアドレス制御部。
15及び17は読出し制御部、18は書込み制御部、1
9は加算器、20ないし28はレジスタである。
第5図はメモリ部説明図であり、特に、第5図(A)は
メモリ部6に格納された状態遷移表の一例を示し、第5
図(B)はメモリ部7に格納された遷移数の表の一例を
示している。なお、状態遷移表は、第5図(A)図示の
如<、1ないしn(n個)の状態数とa、ないしak 
(k個)の入力(入力アルファベット)とからなるもの
とする。
遷移数決定部2は、メモリ部6の状態遷移表から状態数
n、入力数kを知り、これをレジスタ20及び21に格
納する。
アドレス制御部14は、メモリ部7に遷移数の表として
、状態数nに基づいて2状B1ないしnをX及びYアド
レスとし各アドレスに遷移数(の初期値)として「0」
を書込んだものを作成する。
また、アドレス制御部14は、メモリ部6から状態遷移
表の内容を読出すための2次元(X及びY)アドレスを
発生する。このアドレス発生はX及びY方向に順にイン
クリメントされ、状態遷移表の全内容を読出すようにさ
れる。
今、アドレス制御部14がXアドレスとして入力アルフ
ァベット”l+Yアドレスとして状1j(以下このよう
なアドレスを(X、Y)” (at。
j)と記述する)を発生したとする。アドレスコム及び
jはレジスタ22及び23に格納される。読出し制御部
15は、レジスタ22及び23の内容に従ってメモリ部
6の状態遷移表をアクセスして。
アドレス(at、j)の内容を読出す、この内容は、状
Ijに入力アルファベットaIが入力された時に次に遷
移すべき状態を示すものであり、この場合は状態mとさ
れている。読出された内容(状am)はレジスタ24に
格納される。
次に、アドレス制御部16は、レジスタ23及び24の
内容を用いてメモリ部7をアクセスする。
メモリ部6の状態遷移表のアクセスに用いた状M(j)
と読出された状[(m)とが、メモリ部7の2次元アド
レス発生のために用いられる。アドレス制御部16は、
2つの状態から(X、Y)=(m、j)及び(j、m)
の2つのアドレスを順次発生し、レジスタ25及び26
に格納する。
即ち、まず、レジスタ25及び26に、Xアドレスとし
ての状in及びYアドレスとしての状態jが格納される
。読出し制御部17は、これに基づいてメモリ部7の遷
移数の表をアクセスして。
アドレス(m、j)の内容Soを読出す。この内容So
は、状態mとjとの間における遷移数を示すものであり
、この場合は初期値rOJとされている。続出された内
容Soはレジスタ27に格納される。これを受けて、加
算器19はレジスタ27の内容(So )にレジスタ2
8の内容「1」を加える。この加算結果(So+1)を
受けた書込み制御部18は、レジスタ25及び26の内
容である元のアドレス(m、J)に加算結果を書込む。
次に、レジスタ25及び26に、Xアドレスとしての状
!aj及びYアドレスとしての状態mが格納される。こ
の後、前述と同様にしてアドレス(j、m)の内容S、
  (この場合は初期値「0」)が読出され、S++1
とされて同一アドレスに再書込みされる。
以上をくり返すことにより、遷移数の表が作成される。
次に1表示位置の決定について、第6図及び第7図を用
いて説明する。
第6図は表示位置決定フローを示す。
第7図は表示位置説明図であり、特に、第7図(A)は
画面上の表示位置について示し、第7図(B)はメモリ
部8に格納された配置表の一例を示している。
■ 主として表示画面130の大きさに基づいて。
画面上の円の中心0の座標(C,、C,)及び半径Rが
決定される。この時、X、Y座標は。
例えば、第7図(A)図示の如く定められる。
■ 次に、状態数nに応じて円周上に等間隔に状態を表
示するために、Rad−2π/nを求め。
j−0とする。
■ Rad及びlを用いて、所定の式に従い、S及びC
を求める。
■ 円の中心座標(C−、Cy ) 、半径R2前記S
及びCを用いて、所定の式に従い、前記円の円周上にあ
る1点の座標(Xt。1.Yt++)を求める。
例えば、l−0の時、s=Q、c=lであるから、  
(XI 、 y+ ) −(C,、C,−R)とされる
■ 次に、i−t+tとした後、iがnより小さい間上
記処理■及び■をくり返し行い、1がn以上となった時
に処理を終了する。これにより。
前記円の円周上に等間隔で配置されたn個の点の座標(
X、、Yl )ないしくX、、Y、)が求まる。
表示位置決定部4は、上記処理を行うと共に。
処理■で求めた座標を、順次、メモリ部8に格納する。
そして、各座標に対応する状態を格納するための領域を
設け、第7図(B)図示の配置表を作成する。
この実施例において、第7図(A)図示の如く。
n個の座41 (x+ 、 y、 )ないしくX、、Y
、)は、その各々を中心とした小円を描くために用いら
れる。この小円は、第3図図示の状態を画面上に示すた
めの領域131とされる。この小円の大きさは1例えば
9表示情報部9により決定される。
次に、状態配置の決定について、第8図を用いて説明す
る。
第8図は状態配置決定フローを示す ■ 状態配置決定部3は、n個の状態の各々に応じてn
個のフラグ領域を確保し、全フラグを「0」 (クリア
)とする、フラグがrQJの時。
そのフラグに対応する状態について未だ配置が決定され
ていないこと、即ち、メモリ部8の配置表に座標と対応
されて入力されていないことを示す。
■ 状態配置決定部3は、メモリ部7の遷移数の表を用
いて、各状態についての遷移数の計Siを求め、適当な
記憶領域に(例えば第2図図示の如くしてメモリ部7内
に)保持する。
この後、状態配置決定部3は、フラグ及び遷移数の計S
i等を用いてメモリ部7の遷移数の表(第5図(B))
をアクセスし、以下の処理を行う。
■ 対応するフラグがrOJの状a(初期であるから全
ての状りの中から、遷移数の計Siが最大の状態(例え
ば状aaとする)を選択する。
■ 状態aを初期位置(x+ 、Yl )に割り当てる
。即ち、第7図(B)の配置表に、座標(XI 、Yl
 )と関連づけられて状態aが入力される。これに応じ
て、状aaに対応するフラグaがrlJとされる。フラ
グ「1」の時、対応する状態の配置が終了したことを示
す。
■ 対応するフラグがrOJの状態の中から、状Baと
の間の遷移数が最大及び二番目に大きい状態を選択する
。このために、メモリ部7の遷移数の表を、アドレス(
X、Y)= (YJ 、a)(但し、j−1〜n)とし
てアクセスする。即ち、Yアドレスを状Baに固定し、
Xアドレスを状態1から状態nまで順に変化させてアク
セスし、その内容(即ち状態aと各状態との間の遷移数
)を読出す、そして、最大及び二番目に大きい遷移数に
対応する状態(例えば状態す及び状1111cとする)
を各々選択する。
■ 状Bb及びCを、各々、状態aの時計回り隣の位置
(Xi 、Y* )及び反時計回り隣の位置(X、、Y
、)に割り当てる。これに応じて。
フラグb及びフラグCが「l」とされる。
■ 全フラグが「1」か否かが判断される。全フラグが
「1」の時、全ての状態の割り当てが終了したとして処
理が終了する。
■ 対応するフラグが「0」の状態の中から、状態すと
の間の遷移数が最大の状態を選択する。
このために、前述と同様に、メモリ部7の遷移数の表を
、アドレス(X、Y)= (XJ 、b)(但し、j=
1〜n)としてアクセスし、その内容を読出す、そして
、最大の遷移数に対応する状B(例えば状Bwとする)
を選択する。
■ 状6bが状態a以外の状態との間に遷移関係を持た
ない場合、遷移数が0である複数の状態の中から任意の
1つが(状Bb′として)選ばれることになる。このよ
うな場合、状Bvを状態すの隣接位置に割り当てること
は禁止される。
メモリ部7の遷移数の表を、アドレス(X。
Y)−(t/、b> としてアクセスし、その内容(即
ち状IILibとdとの間の遷移数)を読出す。
読出した内容がOの時、上記の理由により以下の処理0
を省略して状Lidの割り当てを禁止し。
処理0も少なくとも1つの状Li(t/)が未割り当て
で残るから省略される。
■ 読出した内容がOでない時、状Bb’を状Bbの時
計回り隣の位置(Xs 、 Ys )に割り当てる。フ
ラグdが「1」とされる。
■ 処理■と同様の処理が行われる。
0 状LiCについて処理■と同様の処理を行い。
状aCとの間で最大の遷移数を持つ状態(例えば状態d
とする)を選択する。
0 状Bcとdとの関係について処理■と同様の処理を
同様の理由で行い、状態Cとdとの間の遷移数の値を知
る。
この値が0の時、以下の処理[相]が省略される。
[相] 前記値がOでない時、状態C′を状MCの反時
計回り隣の位置(Xfi’−+ 、Y−+ )に割り当
てる。フラグdが「1」とされる。
■ 状it/及びdについて処理■ないし■をくり返し
行うため、処理対象をd及びdとする。
[相] 処理■及び◎を再び行う(先の処理結果を格納
しておいて再度参照する)。
処理■及び■により読出した遷移数のいずれかが0でな
い時、状態d又はC′のいずれかが割り当てられている
から、当該状態について処理■ないし■又は■ないし[
相]が行われる。
処理■及び■により読出した遷移数が共にOである時、
状態す及びCとは遷移関係のない状態について処理■以
下がくり返し行われる。
■ 処理■と同様の処理を行う。
フラグ「0」の状態が残っていると、その状態について
処理■以下がくり返される。状態d及びdも対象として
残される。
以上により、状態配置の決定が終了する。
なお、処理[相]から理解されるように、未配置の状態
と最新に配置された2つの状態との間において、何ら遷
移関係が存在しない場合、未配置の状態の中から遷移数
の計Siが最大のものが選択される。そして、この状態
は、残った配置位置の両端又は中央に配置される。この
後、処理■以下が行われる。
矢印付加部10は、各状態間に矢印を付加し。
これに入力を付加して、状態遷移図を完成する。
なお、ある状態がある入力により自己に戻る矢印を有す
る場合、この矢印による遷移数を遷移数の計Siから求
める時に算入しないようにしてもよい、当該矢印は半径
Rの円の外側に表示される。
〔発明の効果〕
以上説明したように0本発明によれば、状態遷移表(又
は関数)に基づいて各状態間の関係をグラフ化して示す
状態遷移図表示処理方式において。
遷移数を求めてこれを利用することによって、遷移数の
大きい関係にある状態を隣接させ小さい関係にある状態
を隣接させないようにして、状態遷移を示す矢印の交わ
りを少なくして見易くした状態遷移図を得ることができ
、プログラムや順序回路の設計、解析の効率を向上する
ことができる。
【図面の簡単な説明】
第1図は本発明の原理構成図。 第2図は遷移数の表を示す図。 第3図は本発明の作用説明図。 第4図は実施例説明図。 第5図はメモリ部説明図。 第6図は表示位置決定フローを示す図。 第7図は表示位置説明図。 第8図は配置位置決定フローを示す図。 第9図は状態遷移表を示す図。 第10図は従来技術説明図。 1は中央処理装置及びメモリを含む処理装置。 2は遷移数決定部、3は状態配置決定部、4は表示位置
決定部、5は状態数カウント部、6ないし8はメモリ部
29は表示情報部、lOは矢印付加部、11は表示制御
部、12はグラフィックライブラリ、13は表示装置。 特許出願人  工業技術院長 飯塚十三本発明の原理構
り図 第1図 負十 弱数の表を示す図 第2図 第5図 4矢神力(イlit説明図 第7図 表示位2次定フロー 第6図 入力 状胤1鐸表上水丁ヅ 第9図 第10図

Claims (1)

  1. 【特許請求の範囲】 状態の各々についての遷移数を求める遷移数決定部(2
    )と、 前記状態の数に応じて円周上の表示位置を決定する表示
    位置決定部(4)と、 前記状態を前記表示位置に対応させてその配置位置を決
    定する状態配置決定部(3)とを備え、前記状態配置決
    定部(3)が前記遷移数に基づいて配置位置を決定する ことを特徴とする状態遷移図表示処理方式。
JP63115999A 1988-05-14 1988-05-14 状態遷移図表示処理方式 Expired - Lifetime JPH061484B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63115999A JPH061484B2 (ja) 1988-05-14 1988-05-14 状態遷移図表示処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63115999A JPH061484B2 (ja) 1988-05-14 1988-05-14 状態遷移図表示処理方式

Publications (2)

Publication Number Publication Date
JPH01287779A true JPH01287779A (ja) 1989-11-20
JPH061484B2 JPH061484B2 (ja) 1994-01-05

Family

ID=14676340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63115999A Expired - Lifetime JPH061484B2 (ja) 1988-05-14 1988-05-14 状態遷移図表示処理方式

Country Status (1)

Country Link
JP (1) JPH061484B2 (ja)

Also Published As

Publication number Publication date
JPH061484B2 (ja) 1994-01-05

Similar Documents

Publication Publication Date Title
US4809202A (en) Method and apparatus for simulating systems described by partial differential equations
SE461814B (sv) Snabb z-buffert med dynamiskt direktminne foer ett datordisplaysystem
US6256599B1 (en) Method for the representation of physical phenomena extending in a bi- or tridimensional spatial domain through semistructured calculation grid
JPH01287779A (ja) 状態遷移図表示処理方式
JP3140024B2 (ja) テクスチャ・マッピング方法およびその装置
CN117332559A (zh) 一种用于基于gpu的微观交通模拟的存储装置
Djordjevic et al. A hierarchical memory system environment
JPS635795B2 (ja)
JP2898977B2 (ja) ウインドウの配置方法
Poppendieck et al. Special Feature: Memory Extension Techniques for Minicomputers
JPS6045287A (ja) クリツピング処理装置
JPS61131171A (ja) 図形エレメント選択装置
JP3883644B2 (ja) 引出線自動作成方法ならびにそのための引出線自動作成装置およびプログラム記憶媒体
Kasagi et al. Offline Permutation on the CUDA-enabled GPU
JPH08115256A (ja) 記憶制御装置
JPH04209049A (ja) キャッシュメモリアドレスマッピング方式
JPS62109182A (ja) 高速直線描画方式
JPS6350714B2 (ja)
JP2874221B2 (ja) 演算制御回路
JP2605609B2 (ja) ドット表示処理装置
JPH03196375A (ja) 画像メモリ
JPS6128152B2 (ja)
JPH08138041A (ja) 2値画像の拡大処理装置
JPH028960A (ja) 2多角形の共通部分抽出処理方法
Cypher et al. Algorithms for Mesh Connected Computers

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term