JPH01289276A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01289276A JPH01289276A JP63120908A JP12090888A JPH01289276A JP H01289276 A JPH01289276 A JP H01289276A JP 63120908 A JP63120908 A JP 63120908A JP 12090888 A JP12090888 A JP 12090888A JP H01289276 A JPH01289276 A JP H01289276A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- lead frame
- signal lines
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積装置のフレーム構造、及びフレ
ームとチップをつなぐ4線を接続する組立技術に関する
ものである。
ームとチップをつなぐ4線を接続する組立技術に関する
ものである。
第3図は従来の半導体装ltを示す上面図であシ、図に
おいて、(1)はリード・フレーム、(2)は半導体チ
ップ、(3)は半導体チップ(2)を載せるダイパッド
、(4)はリード・フレーム(1)と半導体チップ(2
)との間に接続され電源を伝える辱M、(5)は半導体
チップ(2)上に配置された電源線である。1つのリー
ド・フレーム(1)に対して、1本の導線(4)により
半導体チップ(2)に接続され半導体チップ(2)上の
電源環(5)に電源が伝えられる。
おいて、(1)はリード・フレーム、(2)は半導体チ
ップ、(3)は半導体チップ(2)を載せるダイパッド
、(4)はリード・フレーム(1)と半導体チップ(2
)との間に接続され電源を伝える辱M、(5)は半導体
チップ(2)上に配置された電源線である。1つのリー
ド・フレーム(1)に対して、1本の導線(4)により
半導体チップ(2)に接続され半導体チップ(2)上の
電源環(5)に電源が伝えられる。
従来の半導体装置は、以上のように構成されているため
、1つの電源線や信号線が半導体チップ上において、端
から端へと引き回さなければならず、半導体チップの大
きさが大きくなったシ、いろいろな回路を配置できなく
なるばかりでなく、また、他の信号線から生ずるノイズ
等の影響を受けたシ、他の信号線に影響を及ぼしやすい
などの問題点があった。
、1つの電源線や信号線が半導体チップ上において、端
から端へと引き回さなければならず、半導体チップの大
きさが大きくなったシ、いろいろな回路を配置できなく
なるばかりでなく、また、他の信号線から生ずるノイズ
等の影響を受けたシ、他の信号線に影響を及ぼしやすい
などの問題点があった。
この発明は上記のような問題点を解消するためにな嘔れ
たもので、半導体チップ上において、電源線又は信Jj
+線を引き回さなくても良く、半導体チップの大きさを
小さくしたυ、いろいろな回路を配置したシ、また、他
の信号線とのノイズ等の影響が少ない電気特性の艮い半
導体装mを得ることを目的とする。
たもので、半導体チップ上において、電源線又は信Jj
+線を引き回さなくても良く、半導体チップの大きさを
小さくしたυ、いろいろな回路を配置したシ、また、他
の信号線とのノイズ等の影響が少ない電気特性の艮い半
導体装mを得ることを目的とする。
この発明に係る半導体装置は、半導体チップを載せるダ
イ・パッドの下側又は上側に、1つ又はそれ以上のり−
ド・フレームを配置し、そのリード・フレームより半導
体チップへと2本又はそれ以上の導線により接続したも
のである。
イ・パッドの下側又は上側に、1つ又はそれ以上のり−
ド・フレームを配置し、そのリード・フレームより半導
体チップへと2本又はそれ以上の導線により接続したも
のである。
この発明における半導体装置は、ある1つの電源又は信
号を半導体チップの両サイドから2本又はそれ以上の導
線を用いて接続することにより、半導体チップ上で端か
ら端へと電源線又は信号線を引き回しfc副配線しなく
て済む。
号を半導体チップの両サイドから2本又はそれ以上の導
線を用いて接続することにより、半導体チップ上で端か
ら端へと電源線又は信号線を引き回しfc副配線しなく
て済む。
以下、この発明の一実施例を図について説明する。第1
図は半導体装置の上面図、第2図は第1図のx−xにお
ける断面図である。図において、(1)〜(5)は第3
図の従来例に示したものと同等であるので説明を省略す
る。リード・フレーム(1)はダイ・パッド(3)の下
側、すなわち、半導体チップ(2)が載っている面の反
対側にダイパッド(3)と接触しないように配置されて
いる。リード@フレーム(1)からは2本の導線(4)
により、半導体チップの両サイドへ接続されている。
図は半導体装置の上面図、第2図は第1図のx−xにお
ける断面図である。図において、(1)〜(5)は第3
図の従来例に示したものと同等であるので説明を省略す
る。リード・フレーム(1)はダイ・パッド(3)の下
側、すなわち、半導体チップ(2)が載っている面の反
対側にダイパッド(3)と接触しないように配置されて
いる。リード@フレーム(1)からは2本の導線(4)
により、半導体チップの両サイドへ接続されている。
以上により、半導体チップ(2)上に配置された電源線
(5)は第1図に示すごとく、従来例に比べて2分割と
なっている。
(5)は第1図に示すごとく、従来例に比べて2分割と
なっている。
なお、上記の実施例では、リード・フレーム(1)の内
1つがダイ鎗パッド(3)の下側に配置されていたが、
上側でも良く、リード・フレーム(1)は2つでも、そ
れ以上でも良い。
1つがダイ鎗パッド(3)の下側に配置されていたが、
上側でも良く、リード・フレーム(1)は2つでも、そ
れ以上でも良い。
また、1つのリード・フレーム(1)よ92本の導線(
4)が半導体チップ(2)に接続されていたが、3本で
も、それ以上でも良い。
4)が半導体チップ(2)に接続されていたが、3本で
も、それ以上でも良い。
また、電源線(5)であったが、信号線でも良い。
以上のように、この発明によれば、ダイパッドの下側、
又は上側にリード・フレームを配置し、半導体チップの
両サイドから電源線又は信号線を接続するように構成し
たので、半導体チップ上の電源線又はM導線を半導体チ
ップ上を端からIviまで配線しなくても済むため、半
導体チップを小さくできたシ、他の回路f:配装したシ
、また、他の信号線とのノイズ等の影響を及ぼし合いに
くくなり、電気特性上、良質なものが得られる効果があ
る0
又は上側にリード・フレームを配置し、半導体チップの
両サイドから電源線又は信号線を接続するように構成し
たので、半導体チップ上の電源線又はM導線を半導体チ
ップ上を端からIviまで配線しなくても済むため、半
導体チップを小さくできたシ、他の回路f:配装したシ
、また、他の信号線とのノイズ等の影響を及ぼし合いに
くくなり、電気特性上、良質なものが得られる効果があ
る0
第1図はこの発明の一実施例による半導体装置の上面図
、第2図は第1図のx@xにおける断面図、第3図は従
来の半導体装置を示す上面図である0 図において、(1)はリード・フレーム、(2)は半導
体チップ、(3)はダイ・パッド、(4)は導線、(5
)は電源線である。 なお、図中同一符号は同−又は相当部分を示す。
、第2図は第1図のx@xにおける断面図、第3図は従
来の半導体装置を示す上面図である0 図において、(1)はリード・フレーム、(2)は半導
体チップ、(3)はダイ・パッド、(4)は導線、(5
)は電源線である。 なお、図中同一符号は同−又は相当部分を示す。
Claims (1)
- 半導体集積回路チップを載せるダイ・パッドの下側又
は上側に、1つ又はそれ以上の外部信号及び電源を伝え
るリード・フレームを配置し、そのリード・フレームか
ら、2本又はそれ以上の導線により接続したことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63120908A JPH01289276A (ja) | 1988-05-17 | 1988-05-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63120908A JPH01289276A (ja) | 1988-05-17 | 1988-05-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01289276A true JPH01289276A (ja) | 1989-11-21 |
Family
ID=14797976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63120908A Pending JPH01289276A (ja) | 1988-05-17 | 1988-05-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01289276A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5715147A (en) * | 1990-12-20 | 1998-02-03 | Kabushiki Kaisha Toshiba | Semiconductor device having an interconnecting circuit board |
| US6608368B2 (en) * | 1997-02-27 | 2003-08-19 | Seiko Epson Corporation | Semiconductor device with power source conductor pattern and grounding conductor pattern |
-
1988
- 1988-05-17 JP JP63120908A patent/JPH01289276A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5715147A (en) * | 1990-12-20 | 1998-02-03 | Kabushiki Kaisha Toshiba | Semiconductor device having an interconnecting circuit board |
| US6608368B2 (en) * | 1997-02-27 | 2003-08-19 | Seiko Epson Corporation | Semiconductor device with power source conductor pattern and grounding conductor pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473514A (en) | Semiconductor device having an interconnecting circuit board | |
| TW358230B (en) | Semiconductor package | |
| KR900001002A (ko) | 반도체집적회로 | |
| JPH09293822A (ja) | 電源専用リードフレーム付半導体装置 | |
| JPH04307943A (ja) | 半導体装置 | |
| US4646126A (en) | Semiconductor device | |
| JPS6427235A (en) | Device for interconnection of multiplex integrated circuits | |
| JPS5854661A (ja) | 多層セラミツク半導体パツケ−ジ | |
| JPH0274046A (ja) | 半導体集積回路装置 | |
| KR910019222A (ko) | 고집적 반도체 장치 및 이를 사용한 반도체 모듈 | |
| JPS622628A (ja) | 半導体装置 | |
| JP2911988B2 (ja) | 半導体集積回路装置 | |
| JPS60180154A (ja) | 半導体装置 | |
| GB2285335A (en) | Semiconductor device | |
| JPH0770666B2 (ja) | 集積回路装置実装パツケ−ジ | |
| JPS59100550A (ja) | 半導体装置 | |
| JPH05190674A (ja) | 半導体集積回路装置 | |
| JPH04206859A (ja) | 半導体装置 | |
| JPH0346504Y2 (ja) | ||
| JPS6081852A (ja) | 半導体装置 | |
| JPH02210858A (ja) | 半導体装置 | |
| JP2949951B2 (ja) | 半導体装置 | |
| JPS629652A (ja) | 半導体装置 | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| KR0117716Y1 (ko) | 반도체 패키지 |