JPH01290238A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01290238A JPH01290238A JP12103288A JP12103288A JPH01290238A JP H01290238 A JPH01290238 A JP H01290238A JP 12103288 A JP12103288 A JP 12103288A JP 12103288 A JP12103288 A JP 12103288A JP H01290238 A JPH01290238 A JP H01290238A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- noises
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000009429 electrical wiring Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 22
- 239000002184 metal Substances 0.000 abstract description 12
- 229910052751 metal Inorganic materials 0.000 abstract description 12
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 11
- 239000000377 silicon dioxide Substances 0.000 abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract 2
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 32
- 239000011229 interlayer Substances 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000018185 Betula X alpestris Nutrition 0.000 description 1
- 235000018212 Betula X uliginosa Nutrition 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- -1 Polyethylene Polymers 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置、特に外来雑音を遮断することので
きる電気配線に関するものである。
きる電気配線に関するものである。
従来の技術
従来、外部からの雑音を遮断する信号の伝送路として一
般的なものに同軸ケーブルがある。第３図は通常使われ
ている同軸ケーブルの構造図であり、図中、４ａは内部
導体線、６ａは外来雑音を捕獲し接地電位へ落とすため
の銅線編組線、５ａは４ａと６ａを絶縁するためのポリ
エチレン、７ａは外被である。半導体装置における電気
配線では前述のような配慮をした構造はしていない。
般的なものに同軸ケーブルがある。第３図は通常使われ
ている同軸ケーブルの構造図であり、図中、４ａは内部
導体線、６ａは外来雑音を捕獲し接地電位へ落とすため
の銅線編組線、５ａは４ａと６ａを絶縁するためのポリ
エチレン、７ａは外被である。半導体装置における電気
配線では前述のような配慮をした構造はしていない。
発明が解決しようとする課題
従来の半導体装置での電気配線では確実に外来雑音を防
止することができない。本発明はこのような問題点を解
決するもので、外来雑音を確実に遮断することができる
電気配線の構造の半導体装置を提供することを目的とす
るものである。
止することができない。本発明はこのような問題点を解
決するもので、外来雑音を確実に遮断することができる
電気配線の構造の半導体装置を提供することを目的とす
るものである。
課題を解決するための手段
この問題点を解決するために、雑音を遮断したい部分の
配線層を、層間絶縁膜を介して、上層配線層とそれに接
続された下部配線層とでおおい、接地電位に保持してい
る。
配線層を、層間絶縁膜を介して、上層配線層とそれに接
続された下部配線層とでおおい、接地電位に保持してい
る。
作用
この構成によって、外来雑音が侵入しても、確実にこれ
を遮断し、接地に逃がすことができる。
を遮断し、接地に逃がすことができる。
実施例
以下に本発明の一実施例を第１図の断面図および第２図
（ａ）〜（Ｃ）の製造工程順断面図を参照して詳しく説
明する。
（ａ）〜（Ｃ）の製造工程順断面図を参照して詳しく説
明する。
まず、第２図（ａ）に示すように、Ｎ型エピタキシャル
層１の中に任意の幅および長さのＰ型拡散層３を形成す
る。次にＰ型拡散層３の両側にコンタクトを取るため、
二酸化シリコン膜２に開口窓をあける。次にＰ型拡散層
３の中央上部の二酸化シリコン膜上に下層配線金属層４
を形成する。
層１の中に任意の幅および長さのＰ型拡散層３を形成す
る。次にＰ型拡散層３の両側にコンタクトを取るため、
二酸化シリコン膜２に開口窓をあける。次にＰ型拡散層
３の中央上部の二酸化シリコン膜上に下層配線金属層４
を形成する。
次に、第２図（ｂ）に示すように、半導体装置表面に層
間絶縁膜５を約１．０μｍ成長する。
間絶縁膜５を約１．０μｍ成長する。
次に、第２１１Ｊ（ｃ）に示すように、先に二酸化シリ
コン膜を開口した部分の層間絶縁膜５を選択的に開口し
、さらに、半導体装置表面に上層配線金属層６を蒸着す
る。
コン膜を開口した部分の層間絶縁膜５を選択的に開口し
、さらに、半導体装置表面に上層配線金属層６を蒸着す
る。
最終的には、第１図に示すように、上層配線金属層６を
パターニングし、保護膜７で表面を被覆し、半導体装置
が完成する。
パターニングし、保護膜７で表面を被覆し、半導体装置
が完成する。
第３図は本発明の他の実施例装置の断面図である。この
実施例装置は、第１図示の実施例装置におけるＰ型不純
物拡散層３に代えて、絶縁膜２上にパターン形成された
導電性多結晶シリコン（ドープドポリシリコン）１莫３
０を用いたものである。この装置の製造手順をのべると
、まず、Ｐ型シリコン基板１の表面に成長した二酸化シ
リコン膜２の上に任意の幅および長さのドープドポリシ
リコン膜３０を１．５μｍの膜厚で形成し、酸化処理を
行なうと、表面がポリシリコンを酸化してできた二酸化
シリコン膜４に変る。次にドープドポリシリコン３０の
両側にコンタクトを取るため、前述の二酸化シリコン膜
４に開口窓をあける。
実施例装置は、第１図示の実施例装置におけるＰ型不純
物拡散層３に代えて、絶縁膜２上にパターン形成された
導電性多結晶シリコン（ドープドポリシリコン）１莫３
０を用いたものである。この装置の製造手順をのべると
、まず、Ｐ型シリコン基板１の表面に成長した二酸化シ
リコン膜２の上に任意の幅および長さのドープドポリシ
リコン膜３０を１．５μｍの膜厚で形成し、酸化処理を
行なうと、表面がポリシリコンを酸化してできた二酸化
シリコン膜４に変る。次にドープドポリシリコン３０の
両側にコンタクトを取るため、前述の二酸化シリコン膜
４に開口窓をあける。
次に、ドープドポリシリコン膜３０の中央上部の二酸化
シリコン膜上に下層配線金属層５を形成し、半導体装置
表面に層間絶縁膜６を約１．０μｍ成長する。
シリコン膜上に下層配線金属層５を形成し、半導体装置
表面に層間絶縁膜６を約１．０μｍ成長する。
次に、先に二酸化シリコン膜を開口した部分の層間絶縁
膜６を選択的に開口し、さらに半導体装置表面に上層金
属配線層７を蒸着する。
膜６を選択的に開口し、さらに半導体装置表面に上層金
属配線層７を蒸着する。
そして、最終的に、第３図のように、上層配線金属層７
をパターニングし、保護膜８で表面を被覆し、半導体装
置が完成する。
をパターニングし、保護膜８で表面を被覆し、半導体装
置が完成する。
発明の効果
本発明によれば、周囲の回路あるいは外部から侵入して
きた雑音を上層の第３の配線層とＰ型板散層あるいは導
電性多結晶シリコン層でなる下層の第１の配線層とによ
って遮断し、グランドに逃がすことができるため、内部
の第２の配線層を通る電気信号には影響を与えない。よ
って雑音のほとんどない忠実な信号伝達が可能であり、
トランジスタ等の電気特性が向上する。
きた雑音を上層の第３の配線層とＰ型板散層あるいは導
電性多結晶シリコン層でなる下層の第１の配線層とによ
って遮断し、グランドに逃がすことができるため、内部
の第２の配線層を通る電気信号には影響を与えない。よ
って雑音のほとんどない忠実な信号伝達が可能であり、
トランジスタ等の電気特性が向上する。
第１図、および第２図（ａ）〜（Ｃ）は本発明の一実施
例半導体装置の断面図およびその製造工程順断面図、第
３図は本発明の他の実施例装置の断面図、第４図は従来
の同軸ケーブルの内部構造図である。 １・・・・・・Ｎ型エピタキシャル層、２・・・・・・
二酸化シリコン膜、３・・・・・・Ｐ型板散層、４・・
・・・・下層金属配線層、５・・・・・・層間絶縁膜、
６・・・・・・上層金属配線層、７・・・・・・保護膜
。 代理人の氏名 弁理士 中尾敏男 ほか１名１− Ｎ＊
エピタキッＶル層 ２− 二酸化ツリコツ族 ３−Ｆ２拡散層 ４−下層配樺金１１ ５−層間絶縁膜 ６−上層ＩＩｅ線金属層 ７− 保護膜 第１図 第２図 （ＱＪ １−Ｐ型シリコン１＆板 ５−下層配線金属層 ６−層闇絶罐履 刃−ドープドポリシリコン頑
例半導体装置の断面図およびその製造工程順断面図、第
３図は本発明の他の実施例装置の断面図、第４図は従来
の同軸ケーブルの内部構造図である。 １・・・・・・Ｎ型エピタキシャル層、２・・・・・・
二酸化シリコン膜、３・・・・・・Ｐ型板散層、４・・
・・・・下層金属配線層、５・・・・・・層間絶縁膜、
６・・・・・・上層金属配線層、７・・・・・・保護膜
。 代理人の氏名 弁理士 中尾敏男 ほか１名１− Ｎ＊
エピタキッＶル層 ２− 二酸化ツリコツ族 ３−Ｆ２拡散層 ４−下層配樺金１１ ５−層間絶縁膜 ６−上層ＩＩｅ線金属層 ７− 保護膜 第１図 第２図 （ＱＪ １−Ｐ型シリコン１＆板 ５−下層配線金属層 ６−層闇絶罐履 刃−ドープドポリシリコン頑
Claims (1)
- 半導体基板に第１の配線層を有し、前記第１の配線層
の上部に絶縁膜を介して第２の電気配線を設け、さらに
同第２の電気配線の周囲を絶縁膜および第３の電気配線
でカバーし、かつ、前記第３の電気配線を前記第１の配
線層に接続したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12103288A JPH01290238A (ja) | 1988-05-18 | 1988-05-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12103288A JPH01290238A (ja) | 1988-05-18 | 1988-05-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01290238A true JPH01290238A (ja) | 1989-11-22 |
Family
ID=14801132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12103288A Pending JPH01290238A (ja) | 1988-05-18 | 1988-05-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01290238A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03229467A (ja) * | 1990-02-05 | 1991-10-11 | Matsushita Electron Corp | 光半導体装置 |
| JPH0574765A (ja) * | 1991-09-12 | 1993-03-26 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
| US5811882A (en) * | 1996-09-24 | 1998-09-22 | Philips Electronics North America Corporation | On-chip shielding coaxial conductors for mixed-signal IC |
| WO2001031706A1 (en) * | 1999-10-28 | 2001-05-03 | Koninklijke Philips Electronics N.V. | Methods for forming co-axial interconnect lines in a cmos process |
| US6569757B1 (en) | 1999-10-28 | 2003-05-27 | Philips Electronics North America Corporation | Methods for forming co-axial interconnect lines in a CMOS process for high speed applications |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61216448A (ja) * | 1985-03-22 | 1986-09-26 | Matsushita Electric Ind Co Ltd | 集積回路装置 |
| JPS62229958A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 半導体装置 |
-
1988
- 1988-05-18 JP JP12103288A patent/JPH01290238A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61216448A (ja) * | 1985-03-22 | 1986-09-26 | Matsushita Electric Ind Co Ltd | 集積回路装置 |
| JPS62229958A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 半導体装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03229467A (ja) * | 1990-02-05 | 1991-10-11 | Matsushita Electron Corp | 光半導体装置 |
| JPH0574765A (ja) * | 1991-09-12 | 1993-03-26 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
| US5811882A (en) * | 1996-09-24 | 1998-09-22 | Philips Electronics North America Corporation | On-chip shielding coaxial conductors for mixed-signal IC |
| WO2001031706A1 (en) * | 1999-10-28 | 2001-05-03 | Koninklijke Philips Electronics N.V. | Methods for forming co-axial interconnect lines in a cmos process |
| US6545338B1 (en) | 1999-10-28 | 2003-04-08 | Koninklijke Philips Electronics N.V. | Methods for implementing co-axial interconnect lines in a CMOS process for high speed RF and microwave applications |
| US6569757B1 (en) | 1999-10-28 | 2003-05-27 | Philips Electronics North America Corporation | Methods for forming co-axial interconnect lines in a CMOS process for high speed applications |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4391650A (en) | Method for fabricating improved complementary metal oxide semiconductor devices | |
| US3909320A (en) | Method for forming MOS structure using double diffusion | |
| JP2581652B2 (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| US4042953A (en) | High temperature refractory metal contact assembly and multiple layer interconnect structure | |
| US4152823A (en) | High temperature refractory metal contact assembly and multiple layer interconnect structure | |
| US4265935A (en) | High temperature refractory metal contact assembly and multiple layer interconnect structure | |
| JPH01290238A (ja) | 半導体装置 | |
| US4410375A (en) | Method for fabricating a semiconductor device | |
| JPH05114734A (ja) | 半導体装置 | |
| KR100367951B1 (ko) | 반도체 장치의 제조방법 | |
| JPH02192724A (ja) | 半導体装置およびその製造方法 | |
| JPH0239091B2 (ja) | ||
| JPH0518259B2 (ja) | ||
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| KR920003828B1 (ko) | 높은 문턱전압을 갖는 필드 차폐 플레이트 및 그 형성방법 | |
| JPH02170561A (ja) | 半導体装置の製造方法 | |
| JPS6011471B2 (ja) | 半導体装置 | |
| JP3162086B2 (ja) | トランジスタ及びその製造方法 | |
| JPS6248071A (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 | |
| JPS61150376A (ja) | 半導体装置 | |
| JPS6173378A (ja) | 半導体装置の製造方法 | |
| JPS63170922A (ja) | 配線方法 | |
| JPS6140133B2 (ja) | ||
| JPH0457359A (ja) | 半導体装置 | |
| JPH0671050B2 (ja) | 半導体集積回路装置 |