JPH0574765A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0574765A JPH0574765A JP3232717A JP23271791A JPH0574765A JP H0574765 A JPH0574765 A JP H0574765A JP 3232717 A JP3232717 A JP 3232717A JP 23271791 A JP23271791 A JP 23271791A JP H0574765 A JPH0574765 A JP H0574765A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum wiring
- aluminum
- aluminum layer
- signal interference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 50
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000009792 diffusion process Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体集積回路上における第１アルミニウム配
線のシールド方法で、隣接する第１アルミニウム配線と
の線間容量による信号の干渉だけではなく、基板からの
信号干渉、第１アルミニウム配線の上側よりの信号干渉
を遮断する事を目的とする。 【構成】Ｎ型シリコン基板９の上にＰ型ウェル５を形成
し、Ｐ型拡散層６を設ける。さらに酸化膜７を形成し、
コンタクトを開孔し、第１層アルミニウム２を設ける。
その上に絶縁膜８を形成し、第２層アルミニウム４を前
記第１アルミニウム２を覆うように設ける。前記第１層
アルミニウム２のうちの左右の２本にスルーホールにて
絶縁膜を開孔し、前記第２層アルミニウムを接続する。
前記コンタクトとスルーホールは交互に配置する。 【効果】Ｐ型ウェルとＮ型基板の接合面に逆バイアスを
かけることにより、基板より伝わる信号の干渉を防ぎ、
上部を覆う第２層アルミニウムにより上側よりの信号干
渉を防ぐ。
線のシールド方法で、隣接する第１アルミニウム配線と
の線間容量による信号の干渉だけではなく、基板からの
信号干渉、第１アルミニウム配線の上側よりの信号干渉
を遮断する事を目的とする。 【構成】Ｎ型シリコン基板９の上にＰ型ウェル５を形成
し、Ｐ型拡散層６を設ける。さらに酸化膜７を形成し、
コンタクトを開孔し、第１層アルミニウム２を設ける。
その上に絶縁膜８を形成し、第２層アルミニウム４を前
記第１アルミニウム２を覆うように設ける。前記第１層
アルミニウム２のうちの左右の２本にスルーホールにて
絶縁膜を開孔し、前記第２層アルミニウムを接続する。
前記コンタクトとスルーホールは交互に配置する。 【効果】Ｐ型ウェルとＮ型基板の接合面に逆バイアスを
かけることにより、基板より伝わる信号の干渉を防ぎ、
上部を覆う第２層アルミニウムにより上側よりの信号干
渉を防ぐ。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特に第１層アルミニウム配線の周囲にシールド用の
Ｐ型ウェルおよび第１層アルミニウム，第２層アルミニ
ウムを設けた内部構造に関する。
し、特に第１層アルミニウム配線の周囲にシールド用の
Ｐ型ウェルおよび第１層アルミニウム，第２層アルミニ
ウムを設けた内部構造に関する。
【０００２】
【従来の技術】第１層アルミニウム配線である被信号１
０のシールドは、図２で示すように、両側に、低電位に
固定されたシールド用第１層アルミニウム配線１１を設
ける構造であった。この構造により、両隣の他の第１層
アルミニウム配線１２との線間容量による他信号の干渉
を防ぐ事ができた。
０のシールドは、図２で示すように、両側に、低電位に
固定されたシールド用第１層アルミニウム配線１１を設
ける構造であった。この構造により、両隣の他の第１層
アルミニウム配線１２との線間容量による他信号の干渉
を防ぐ事ができた。
【０００３】
【発明が解決しようとする課題】この従来の第１層アル
ミニウム配線のシールド方法は、低電位に固定した第１
層アルミニウム配線を両側に設けるだけの構造であった
為、両隣の第１層アルミニウム配線同志の線間容量によ
る信号の干渉は防ぐ事ができるが、第１層アルミニウム
配線の下部の基板より伝わってくる信号の干渉は防ぐ事
ができない。又、第１層アルミニウム配線の上部より飛
び込んでくる信号の干渉も防げない。という問題点があ
った。
ミニウム配線のシールド方法は、低電位に固定した第１
層アルミニウム配線を両側に設けるだけの構造であった
為、両隣の第１層アルミニウム配線同志の線間容量によ
る信号の干渉は防ぐ事ができるが、第１層アルミニウム
配線の下部の基板より伝わってくる信号の干渉は防ぐ事
ができない。又、第１層アルミニウム配線の上部より飛
び込んでくる信号の干渉も防げない。という問題点があ
った。
【０００４】本発明の目的は、半導体集積回路上におけ
る第１アルミニウム配線のシールド方法で、隣接する第
１アルミニウム配線との線間容量による信号の干渉だけ
でなく、基板からの信号干渉、第１アルミニウム配線の
上側よりの信号干渉を遮断する構造を提供することにあ
る。
る第１アルミニウム配線のシールド方法で、隣接する第
１アルミニウム配線との線間容量による信号の干渉だけ
でなく、基板からの信号干渉、第１アルミニウム配線の
上側よりの信号干渉を遮断する構造を提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明の半導体集積回路
装置は、第１層アルミニウム配線のシールド法にして、
第１層アルミニウム配線の下部のＮ型基板上にＰ型ウェ
ルを形成する構造とする。さらに、Ｎ側に高電位、Ｐ側
に低電位を与える事により、ＰＮ接合面に逆バイアスを
かけておく。
装置は、第１層アルミニウム配線のシールド法にして、
第１層アルミニウム配線の下部のＮ型基板上にＰ型ウェ
ルを形成する構造とする。さらに、Ｎ側に高電位、Ｐ側
に低電位を与える事により、ＰＮ接合面に逆バイアスを
かけておく。
【０００６】さらに、そのＰ型ウェルと同電位を与えた
第２層アルミニウムで第１層アルミニウム配線の上側を
覆う構造とする。
第２層アルミニウムで第１層アルミニウム配線の上側を
覆う構造とする。
【０００７】
【実施例】次に、本発明について、図面を参照して説明
する。図１は本発明の一実施例の半導体集積回路装置の
平面図およびそのＸ−Ｘ1 断面図並びにＹ−Ｙ1 断面図
である。
する。図１は本発明の一実施例の半導体集積回路装置の
平面図およびそのＸ−Ｘ1 断面図並びにＹ−Ｙ1 断面図
である。
【０００８】まず図１（ａ），（ｂ）に示すようにＮ型
シリコン基板９の上にＰ型ウェル５を形成し、Ｐ型拡散
層６を設ける。さらに、酸化膜７を形成しそこにコンタ
クトを開孔し第１層アルミニウム２を設ける。その上に
さらに絶縁膜８を形成し、第２層アルミニウム４を前記
第１層アルミニウム２を覆うように設ける。
シリコン基板９の上にＰ型ウェル５を形成し、Ｐ型拡散
層６を設ける。さらに、酸化膜７を形成しそこにコンタ
クトを開孔し第１層アルミニウム２を設ける。その上に
さらに絶縁膜８を形成し、第２層アルミニウム４を前記
第１層アルミニウム２を覆うように設ける。
【０００９】次に図１（ｃ）に示すように、前記第１層
アルミニウム２のうちの左右の２本にスルーホールにて
絶縁膜を開孔し、前記第２層アルミニウム４を接続す
る。
アルミニウム２のうちの左右の２本にスルーホールにて
絶縁膜を開孔し、前記第２層アルミニウム４を接続す
る。
【００１０】なお、図１に示す通り、前記コンタクトと
スルーホールは、交互に配置する様にする。
スルーホールは、交互に配置する様にする。
【００１１】
【発明の効果】以上、説明したように本発明は、第１層
アルミニウム配線のシールド用に、下部のＮ型基板にＰ
型ウェルを設けそのウェルを低電位に固定した第１層ア
ルミニウム配線で低電位にし、Ｎ型基板を高電位にし
て、ＰＮ接合面に逆バイアスをかける事によって、基板
より伝わってくる信号の干渉を防ぐ事ができる。
アルミニウム配線のシールド用に、下部のＮ型基板にＰ
型ウェルを設けそのウェルを低電位に固定した第１層ア
ルミニウム配線で低電位にし、Ｎ型基板を高電位にし
て、ＰＮ接合面に逆バイアスをかける事によって、基板
より伝わってくる信号の干渉を防ぐ事ができる。
【００１２】さらに、上側を低電位に固定した第２層ア
ルミニウムで覆うことにより、上側より伝わってくる信
号の干渉を防ぐ事ができる。
ルミニウムで覆うことにより、上側より伝わってくる信
号の干渉を防ぐ事ができる。
【図１】本発明の一実施例の平面図およびそのＸ−Ｘ1
断面図並びにＹ−Ｙ1 断面図である。
断面図並びにＹ−Ｙ1 断面図である。
【図２】従来の半導体集積回路装置の一例の断面図であ
る。
る。
１ スルーホール ２ 第１層アルミニウム配線 ３ コンタクト ４ 第２層アルミニウム配線 ５ Ｐ型ウェル ６ 拡散層 ７，１４ 酸化膜 ８，１５ 絶縁膜 ９，１３ Ｎ型基板 １０ 被信号線（第１層アルミニウム配線） １１ シールド用第１層アルミニウム配線 １２ 他の第１層アルミニウム配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7342−4Ｍ 27/08 ３１１ Ｂ
Claims (2)
- 【請求項１】 半導体集積回路において、第１の第１層
アルミニウム配線の下部のＮ型半導体基板上にＰ型ウェ
ルを形成し、前記第１の第１層アルミニウム配線の両側
に、第２および第３の第１層アルミニウム配線を具備
し、前記第１〜第３の第１層アルミニウム配線の上部を
覆う第２アルミニウム配線を具備し、前記第２および第
３の第１層アルミ配線と拡散層を介してＰ型ウェルを接
続するウェルコンタクトと、前記第２および第３の第１
層アルミニウム配線と第２層アルミニウム配線を接続す
るスルーホール孔とを交互に設ける構造を備えることを
特徴とする半導体集積回路装置。 - 【請求項２】 Ｎ型基板を高電位に、Ｐ型ウェルを低電
位とし、ＰＮ接合面に逆バイアスをかけておくことを特
徴とする請求項１記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3232717A JPH0574765A (ja) | 1991-09-12 | 1991-09-12 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3232717A JPH0574765A (ja) | 1991-09-12 | 1991-09-12 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574765A true JPH0574765A (ja) | 1993-03-26 |
Family
ID=16943684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3232717A Pending JPH0574765A (ja) | 1991-09-12 | 1991-09-12 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574765A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0869547A3 (en) * | 1997-03-31 | 1998-10-21 | Nec Corporation | Semiconductor device and manufacture method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6329962A (ja) * | 1986-07-23 | 1988-02-08 | Sony Corp | 半導体装置 |
| JPH01125956A (ja) * | 1987-11-11 | 1989-05-18 | Mitsubishi Electric Corp | 半導体装置 |
| JPH01290238A (ja) * | 1988-05-18 | 1989-11-22 | Matsushita Electron Corp | 半導体装置 |
| JPH02302075A (ja) * | 1989-05-16 | 1990-12-14 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
-
1991
- 1991-09-12 JP JP3232717A patent/JPH0574765A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6329962A (ja) * | 1986-07-23 | 1988-02-08 | Sony Corp | 半導体装置 |
| JPH01125956A (ja) * | 1987-11-11 | 1989-05-18 | Mitsubishi Electric Corp | 半導体装置 |
| JPH01290238A (ja) * | 1988-05-18 | 1989-11-22 | Matsushita Electron Corp | 半導体装置 |
| JPH02302075A (ja) * | 1989-05-16 | 1990-12-14 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0869547A3 (en) * | 1997-03-31 | 1998-10-21 | Nec Corporation | Semiconductor device and manufacture method thereof |
| KR100285002B1 (ko) * | 1997-03-31 | 2001-07-12 | 가네꼬 히사시 | 반도체장치및그제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3287346B2 (ja) | 半導体装置 | |
| JP3075892B2 (ja) | 半導体装置 | |
| US5585664A (en) | Semiconductor integrated circuit device | |
| KR980006220A (ko) | 정전기 보호회로를 구비한 반도체장치 | |
| JPH0574765A (ja) | 半導体集積回路装置 | |
| EP0590598A1 (en) | Semiconductor photodiode comprising a light shielding layer | |
| JP3342291B2 (ja) | ホトダイオード内蔵集積回路 | |
| JPH01125956A (ja) | 半導体装置 | |
| US6380567B1 (en) | Semiconductor device and fabrication method thereof | |
| JP2000200892A (ja) | ホトダイオード内蔵半導体装置 | |
| JPH04316362A (ja) | 半導体装置 | |
| JP2723724B2 (ja) | 半導体装置 | |
| JP2000311898A (ja) | 半導体装置 | |
| US5075754A (en) | Semiconductor device having improved withstanding voltage characteristics | |
| JP2903668B2 (ja) | 半導体集積回路 | |
| JP2864684B2 (ja) | 半導体集積回路 | |
| JPS63143843A (ja) | 半導体集積回路電源配線装置 | |
| JPH03229467A (ja) | 光半導体装置 | |
| JPS61180467A (ja) | 積層型半導体装置 | |
| JPH03222467A (ja) | 半導体集積回路装置 | |
| JPH0430541A (ja) | 半導体装置 | |
| JPS6146057A (ja) | 集積回路コンデンサ | |
| JP2878765B2 (ja) | 半導体装置 | |
| JP2000114462A (ja) | 半導体集積回路装置 | |
| JPH05145021A (ja) | 集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980224 |