JPH01290285A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH01290285A JPH01290285A JP63119384A JP11938488A JPH01290285A JP H01290285 A JPH01290285 A JP H01290285A JP 63119384 A JP63119384 A JP 63119384A JP 11938488 A JP11938488 A JP 11938488A JP H01290285 A JPH01290285 A JP H01290285A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- integrated circuit
- hybrid integrated
- insulating layer
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はテレビ、ＶＴＲ，オーディオ機器等の電子通信
機器の電気回路に使用することのできる混成集積回路に
関する。
機器の電気回路に使用することのできる混成集積回路に
関する。
（従来の技術）
従来より、混成集積回路の実装密度を高める手段として
印刷抵抗を用いている。この場合、印刷抵抗は単層また
は多層の層毎に形成している。
印刷抵抗を用いている。この場合、印刷抵抗は単層また
は多層の層毎に形成している。
第３図（ａ）は従来例の単層混成集積回路の抵抗体部分
の断面図を、第３図（ｂ）は同抵抗体部分の斜視図を、
また第４図は多層混成集積回路の抵抗体部分の断面を示
している。第３図及び第４図において、２１．２２は単
層の印刷抵抗体、２３は導体。
の断面図を、第３図（ｂ）は同抵抗体部分の斜視図を、
また第４図は多層混成集積回路の抵抗体部分の断面を示
している。第３図及び第４図において、２１．２２は単
層の印刷抵抗体、２３は導体。
２４は基板２５は多層の下層印刷抵抗体、２６は絶縁層
。
。
２７は多層の上層印刷抵抗体、２８はトリミング溝であ
る。
る。
（発明が解決しようとする課題）
上記従来の混成集積回路では次の問題点がある。
（１）印刷抵抗の占有面積は各本体の面積とトリミング
等のデッドスペースとの合計したものが必要で実装密度
を高める上での障害となる。
等のデッドスペースとの合計したものが必要で実装密度
を高める上での障害となる。
（２）多層の場合下記の問題がある。
（ａ）トリミング時に絶縁層が破壊して抵抗値に悪影響
を及ぼす。
を及ぼす。
（ｂ）絶縁層は数１０戸と薄く、その下に導体等がある
とトリミング時に損傷を与える恐れがある。
とトリミング時に損傷を与える恐れがある。
（ｃ）各層毎に抵抗トリミング工程があり、工数が多く
なる。
なる。
（ｄ）下層の抵抗をトリミングした後に絶縁層形成等の
熱処理があり最終的な抵抗値の制御が難しい。
熱処理があり最終的な抵抗値の制御が難しい。
本発明は上記従来の問題点を解決するものであり、実装
密度を高め、印刷抵抗を精度良く作り、工数を削減する
手段を提供することを目的とするものである。
密度を高め、印刷抵抗を精度良く作り、工数を削減する
手段を提供することを目的とするものである。
（課題を解決するための手段）
本発明は上記目的を達成するために、混成集積回路はセ
ラミックスやエポキシ樹脂等の基板上に有機系抵抗体を
形成し、上記抵抗体の一部分の上に有機系絶縁層を形成
し、上記絶縁層上に上記抵抗体とクロスオーバして有機
系抵抗体を形成した構成からなるものである。
ラミックスやエポキシ樹脂等の基板上に有機系抵抗体を
形成し、上記抵抗体の一部分の上に有機系絶縁層を形成
し、上記絶縁層上に上記抵抗体とクロスオーバして有機
系抵抗体を形成した構成からなるものである。
（作 用）
本発明は上記のような構成により、印刷抵抗の占有面積
を減らし実装密度を高めることができる。
を減らし実装密度を高めることができる。
印刷抵抗のトリミングは全て基板上で行ない（絶縁層上
では行わない）、且つ最後に一括して行えるため、抵抗
値の精度を１％以下にできる。またトリミングの工数を
減らすことができる等の効果を有する。
では行わない）、且つ最後に一括して行えるため、抵抗
値の精度を１％以下にできる。またトリミングの工数を
減らすことができる等の効果を有する。
（実施例）
第１図は本発明の一実施例の混成集積回路の印刷抵抗部
分の断面を示したものである。また第２図は同じ印刷抵
抗部分の斜視図である。第１図及び第２図において、１
は下層印刷抵抗体、２は有機系の絶縁層、３は有機系の
下層印刷抵抗体とクロスオーバする有機系の上層印刷抵
抗体、４は導体、５はアルミナ等のセラミックスまたは
エポキシ等の樹脂等からなる基板、６はトリミング溝で
ある。
分の断面を示したものである。また第２図は同じ印刷抵
抗部分の斜視図である。第１図及び第２図において、１
は下層印刷抵抗体、２は有機系の絶縁層、３は有機系の
下層印刷抵抗体とクロスオーバする有機系の上層印刷抵
抗体、４は導体、５はアルミナ等のセラミックスまたは
エポキシ等の樹脂等からなる基板、６はトリミング溝で
ある。
次に上記実施例の製法について説明する。有機系の印刷
抵抗体１を基板５上に印刷後１５０℃〜２００℃程度の
温度で空気中で乾燥する。その後印刷抵抗体１とは絶縁
層２で電気的に絶縁され、下層印刷抵抗体１とクロスオ
ーバする有機系の上層印刷抵抗体３を印刷後１５０℃〜
２００℃程度の温度で空気中で乾燥する。このようにし
て、絶縁層２で電気的に絶縁された重なり合う上・下層
印刷抵抗体３゜１を形成する。ちなみに導体４は下層印
刷抵抗体１の形成前に形成しておく。
抵抗体１を基板５上に印刷後１５０℃〜２００℃程度の
温度で空気中で乾燥する。その後印刷抵抗体１とは絶縁
層２で電気的に絶縁され、下層印刷抵抗体１とクロスオ
ーバする有機系の上層印刷抵抗体３を印刷後１５０℃〜
２００℃程度の温度で空気中で乾燥する。このようにし
て、絶縁層２で電気的に絶縁された重なり合う上・下層
印刷抵抗体３゜１を形成する。ちなみに導体４は下層印
刷抵抗体１の形成前に形成しておく。
（発明の効果）
本発明の上記実施例より明らかなように、下層抵抗体の
一部分を絶縁層で覆い、その絶縁層上で上層抵抗体をク
ロスオーバし形成することにより、実装密度を高め抵抗
を精度良くトリミングしトリミング工数を減らすことが
できるという効果を有する。
一部分を絶縁層で覆い、その絶縁層上で上層抵抗体をク
ロスオーバし形成することにより、実装密度を高め抵抗
を精度良くトリミングしトリミング工数を減らすことが
できるという効果を有する。
第１図は本発明の一実施例における混成集積回路の印刷
抵抗体部分の断面図、第２図は同抵抗体部分の斜視図、
第３図（ａ）は従来例の単層混成集積回路の抵抗体部分
の断面図、第３図（ｂ）は同抵抗体部分の斜視図、第４
図は従来例の多層混成集積回路の抵抗体部分の断面図で
ある。 １ ・・・下層印刷抵抗体、２・・・絶縁層、３・・・
上層印刷抵抗体、４・・・導体。 ５ ・・・基板、６ ・・・ トリミング溝、２１、２
２・・・印刷抵抗体、２３・・・導体、２４・・・基板
、２５・・・下層印刷抵抗体、２６・・・絶縁層、２７
・・・上層印刷抵抗体、２８・・・ トリミング溝。 特許出願人 松下電器産業株式会社 第１図 １・下層部く１棟ａ俸 ６゛° トリミング溝 第２図 へ 第３図
抵抗体部分の断面図、第２図は同抵抗体部分の斜視図、
第３図（ａ）は従来例の単層混成集積回路の抵抗体部分
の断面図、第３図（ｂ）は同抵抗体部分の斜視図、第４
図は従来例の多層混成集積回路の抵抗体部分の断面図で
ある。 １ ・・・下層印刷抵抗体、２・・・絶縁層、３・・・
上層印刷抵抗体、４・・・導体。 ５ ・・・基板、６ ・・・ トリミング溝、２１、２
２・・・印刷抵抗体、２３・・・導体、２４・・・基板
、２５・・・下層印刷抵抗体、２６・・・絶縁層、２７
・・・上層印刷抵抗体、２８・・・ トリミング溝。 特許出願人 松下電器産業株式会社 第１図 １・下層部く１棟ａ俸 ６゛° トリミング溝 第２図 へ 第３図
Claims (1)
- セラミックスまたはエポキシ樹脂の基板上に有機系抵抗
体を形成し、上記抵抗体の一部分の上に有機系絶縁層を
形成し、上記抵抗体上に上記絶縁層を介して有機系抵抗
体を形成したことを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63119384A JPH01290285A (ja) | 1988-05-18 | 1988-05-18 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63119384A JPH01290285A (ja) | 1988-05-18 | 1988-05-18 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01290285A true JPH01290285A (ja) | 1989-11-22 |
Family
ID=14760172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63119384A Pending JPH01290285A (ja) | 1988-05-18 | 1988-05-18 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01290285A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020064999A (ja) * | 2018-10-18 | 2020-04-23 | 日本特殊陶業株式会社 | 配線基板 |
-
1988
- 1988-05-18 JP JP63119384A patent/JPH01290285A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020064999A (ja) * | 2018-10-18 | 2020-04-23 | 日本特殊陶業株式会社 | 配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62501181A (ja) | 寸法の安定した内部接続板の製造方法 | |
| JPH01290285A (ja) | 混成集積回路 | |
| JPH034585A (ja) | 混成集積回路装置 | |
| JPH0239116B2 (ja) | ||
| JPH034584A (ja) | 混成集積回路装置 | |
| JPH01128588A (ja) | 混成集積回路装置 | |
| JPS5992599A (ja) | 厚膜混成集積回路の製造方法 | |
| JPS6165465A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
| JPS6144881U (ja) | プリント配線板 | |
| JPS61208804A (ja) | 多層配線基板の製造方法 | |
| JPS6336593A (ja) | 混成集積回路基板 | |
| JPS60249387A (ja) | 印刷配線板の配線パタ−ン形成方法 | |
| JPS6347248B2 (ja) | ||
| JPH0144038B2 (ja) | ||
| JPS63141387A (ja) | 厚膜回路基板の製造方法 | |
| JPH02116195A (ja) | 多層厚膜混成集積回路 | |
| JPH0571177B2 (ja) | ||
| JPS5877019A (ja) | 薄膜磁気ヘツド | |
| JPS6366710A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPH0487356A (ja) | 混成集積回路の製造方法 | |
| JPS61263196A (ja) | 複合多層配線板およびその製造方法 | |
| JPS622697A (ja) | 多層セラミツク回路盤とその製法 | |
| JPS59182935U (ja) | 半導体集積回路装置 | |
| JPS63205901A (ja) | 混成集積回路基板 | |
| JPS6179218A (ja) | 多層複合電子部品 |