JPH01290595A - Ｓｉ／Ａｌ↓２Ｏ↓３／Ｓｉ多層構造の形成法 - Google Patents
Ｓｉ／Ａｌ↓２Ｏ↓３／Ｓｉ多層構造の形成法Info
- Publication number
- JPH01290595A JPH01290595A JP63116924A JP11692488A JPH01290595A JP H01290595 A JPH01290595 A JP H01290595A JP 63116924 A JP63116924 A JP 63116924A JP 11692488 A JP11692488 A JP 11692488A JP H01290595 A JPH01290595 A JP H01290595A
- Authority
- JP
- Japan
- Prior art keywords
- al2o3
- single crystal
- crystal film
- grown
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、集積回路、トランジスタ等の半導体製造工
業に於いて用いられるＳｉ膜 Ａｔ２０３／Ｓｉ多層構
造の形成法に関するものである。
業に於いて用いられるＳｉ膜 Ａｔ２０３／Ｓｉ多層構
造の形成法に関するものである。
「従来技術及びその問題点」
Ｓｉ基板上への単結晶絶縁膜は、３次元集積回路やＳＯ
Ｉ （Ｓｉ ｏｎ Ｉｎ５ｕｌａｔｏｒ）素子実現のた
めに必要な要素の１つである。
Ｉ （Ｓｉ ｏｎ Ｉｎ５ｕｌａｔｏｒ）素子実現のた
めに必要な要素の１つである。
そのためこれまで種々の絶縁膜が検討されてきているが
、実用上程々の問題点が残されており、未だ充分満足す
べきものではない。
、実用上程々の問題点が残されており、未だ充分満足す
べきものではない。
しかして、Ｓｉ基板上にＡｌ２Ｏ３膜をエピタキシャル
法させ、更にその上にＳｉ膜をエピタキシャル成長させ
た三層の多層構造が可能となれば、種々の有意義な効果
が生ずる。まず、基板がＳｉであるため、５ＯＳ（Ｓｉ
ｏｎ ５ａｐｐｈｉｒｅ）と比較して価格が格段に下
がるため、大口径の５ｏｌ（Ｓｉ ｏｎ Ｉｎ５ｕｌａ
ｔｅｒ）基板を製作することが可能となり、しかもエピ
タキシャルＳｉ／γ−Ａｌ２Ｏ３／基板Ｓｉというサン
ドイッチ構造をとるため、圧縮応力が軽減される利点が
得られる。更に、以下に述べるような優れた利点も有し
ている。
法させ、更にその上にＳｉ膜をエピタキシャル成長させ
た三層の多層構造が可能となれば、種々の有意義な効果
が生ずる。まず、基板がＳｉであるため、５ＯＳ（Ｓｉ
ｏｎ ５ａｐｐｈｉｒｅ）と比較して価格が格段に下
がるため、大口径の５ｏｌ（Ｓｉ ｏｎ Ｉｎ５ｕｌａ
ｔｅｒ）基板を製作することが可能となり、しかもエピ
タキシャルＳｉ／γ−Ａｌ２Ｏ３／基板Ｓｉというサン
ドイッチ構造をとるため、圧縮応力が軽減される利点が
得られる。更に、以下に述べるような優れた利点も有し
ている。
（１） Ｓ ｉ トｙ −Ａ Ｉ２Ｏ３間の格子不整合
は、２．４２トＳＯ３よりも小さくなる。
は、２．４２トＳＯ３よりも小さくなる。
（２） γ−Ａｌ２Ｏ３／Ｓｉの界面準位は、ｌＸ１Ｏ
ｅＶｃａ−’と低い。
ｅＶｃａ−’と低い。
（３） Ｎａや他の不純物のバリアーとして効果的に働
く。
く。
（４）耐放射線損傷効果が大きい。
（５）高い比誘電率（ε−８〜９）を有している。
（６）γ−Ａ１゜０３は、１１００℃の高温下でも安定
であるどのような特徴を有するγ−Ａｌ２Ｏ３を、減圧
気相成長法でＳｉ基板上に成長させるには、従来は１０
００°Ｃ近い基板温度が必要であったが、このような高
温度では、多層構造を形成し３次元集積回路とするには
、温度が高すぎる問題があった。即ち、Ｓｉに半導体デ
バイスを組み込んでその上にγ−Ａｌ２Ｏ３絶縁膜を形
成するのに、１０００℃近い温度であると、半導体デバ
イス中の不純物濃度が異なってくるからである。
であるどのような特徴を有するγ−Ａｌ２Ｏ３を、減圧
気相成長法でＳｉ基板上に成長させるには、従来は１０
００°Ｃ近い基板温度が必要であったが、このような高
温度では、多層構造を形成し３次元集積回路とするには
、温度が高すぎる問題があった。即ち、Ｓｉに半導体デ
バイスを組み込んでその上にγ−Ａｌ２Ｏ３絶縁膜を形
成するのに、１０００℃近い温度であると、半導体デバ
イス中の不純物濃度が異なってくるからである。
本発明は、このような欠点を解消し、低い成長温度でγ
−Ａｌ Ｏ絶縁膜を成長させるＳｉ／Ａｌ２Ｏ３／Ｓ＋
多層構造の形成法を提供することを目的とする。
−Ａｌ Ｏ絶縁膜を成長させるＳｉ／Ａｌ２Ｏ３／Ｓ＋
多層構造の形成法を提供することを目的とする。
「問題点を解決するための手段」
エビ層を形成させるものである。
本発明者等は、上記目的を達成するため鋭意研究の結果
、トリメチルアルミニウムとＮ２０ガスとを５ｘｌＯ−
”）ル以下の分圧よりも低い分圧下で分子線とし、基板
温度７２０〜８００℃の反応条件でＳｉ基板上にエピタ
キシャル成長させることによって、基板上に極めて良質
のγ−ＡＩ、、０３単結晶膜が形成し得ることを見い出
し、本発明に到達した。
、トリメチルアルミニウムとＮ２０ガスとを５ｘｌＯ−
”）ル以下の分圧よりも低い分圧下で分子線とし、基板
温度７２０〜８００℃の反応条件でＳｉ基板上にエピタ
キシャル成長させることによって、基板上に極めて良質
のγ−ＡＩ、、０３単結晶膜が形成し得ることを見い出
し、本発明に到達した。
即ち本発明は、トリメチルアルミニウムとＮ２０ガスと
をガスソースとし、５ＸＩＱ’）ル以下の低い分圧下、
７２０〜８００°Ｃの低温度で、分子線エピタキシャル
法により、Ｓｉ基板上にγ−Ａｌ２Ｏ３単結品■りを成
長させ、ついで該γ−Ａｌ２Ｏ３単結晶膜上にＳｉの単
結晶膜を成長させることを特徴とする。
をガスソースとし、５ＸＩＱ’）ル以下の低い分圧下、
７２０〜８００°Ｃの低温度で、分子線エピタキシャル
法により、Ｓｉ基板上にγ−Ａｌ２Ｏ３単結品■りを成
長させ、ついで該γ−Ａｌ２Ｏ３単結晶膜上にＳｉの単
結晶膜を成長させることを特徴とする。
「実施例」
次に１本発明の実施例を挙げ、本発明を更に説明する。
本発明の方法を概略的に説明すれば、まず第１図に示す
ように、Ｓｉウェハー上にγ−Ａｌ２Ｏ３単結晶膜を成
長させ、ついでその上にＳｉ２Ｈ６により、Ｓｉとが判
明した。
ように、Ｓｉウェハー上にγ−Ａｌ２Ｏ３単結晶膜を成
長させ、ついでその上にＳｉ２Ｈ６により、Ｓｉとが判
明した。
基板として２インチのＳｉ （１００）ウェハーを用い
て、分子線エピタキシャル成長装置内で、基板温度７２
０〜８００℃に加熱し、反応ガスとしてＮ２ガスでへブ
リングしたトリメチルアルミニウムの分圧３Ｘ１０
トルとＮ２０ガス分圧５ＸＩＯ−”）ルとを用い、γ−
Ａｌ２Ｏ３結晶膜のエピタキシャル成長を行なった。
て、分子線エピタキシャル成長装置内で、基板温度７２
０〜８００℃に加熱し、反応ガスとしてＮ２ガスでへブ
リングしたトリメチルアルミニウムの分圧３Ｘ１０
トルとＮ２０ガス分圧５ＸＩＯ−”）ルとを用い、γ−
Ａｌ２Ｏ３結晶膜のエピタキシャル成長を行なった。
本発明に於いては１反応温度は７２０℃〜８００ ’０
である必要があるが、７２０℃より低い温度であっては
、γ−Ａｌ２Ｏ３が単結晶化しないし、また８０Ｏ”Ｃ
：を越えた温度であっては、前記したように多層構造と
する場合に半導体デバイス中の不純物濃度が異なったり
、γ−Ａ Ｉ ２０３単結晶の表面凹凸が激しくなるか
らである。
である必要があるが、７２０℃より低い温度であっては
、γ−Ａｌ２Ｏ３が単結晶化しないし、また８０Ｏ”Ｃ
：を越えた温度であっては、前記したように多層構造と
する場合に半導体デバイス中の不純物濃度が異なったり
、γ−Ａ Ｉ ２０３単結晶の表面凹凸が激しくなるか
らである。
基板（７） Ｓ ｉ ノ方位は、（１００） 、 （１
１１） すどに関係なく、エピタキシャル成長が可能で
あった。
１１） すどに関係なく、エピタキシャル成長が可能で
あった。
面方位の関係は、第２図及び第３図の反射電子線回折パ
ターンから、下記のようになっているこγ−Ａｌ２Ｏ３
（１００）／Ｓ＋（１００）γ−Ａ Ｉ２０３（１１１
）／Ｓｌ （１１１）上記のように成長した膜の組成は
、ＡＩと０からできていることが、オージェ電子分光法
により分析して確認されている。
ターンから、下記のようになっているこγ−Ａｌ２Ｏ３
（１００）／Ｓ＋（１００）γ−Ａ Ｉ２０３（１１１
）／Ｓｌ （１１１）上記のように成長した膜の組成は
、ＡＩと０からできていることが、オージェ電子分光法
により分析して確認されている。
ついで、このようにして形成したγ−Ａｌ２Ｏ３（１ｏ
Ｏ）／５ｉ（１００） 上ニ、 Ｓｉ、、Ｈ６ガスヲ用
ＩＴ’ ”Ｃ、Ｓｉノｘビタキシャル成長を行ない、成
長した膜が５ｉ（１００）／γ−Ａｌ２Ｏ３（１００）
／Ｓ＋（１００）の構造になっていることが、第４図の
反射電子線回折の結果から明らかになった。この第３層
目のＳｉの成長は、分子線エピタキシャル成長であれば
、約７００℃で成長可能であり、気相成長法では通常の
ＳＯ８成長と同様の条件で成長することが実験により確
認されている。
Ｏ）／５ｉ（１００） 上ニ、 Ｓｉ、、Ｈ６ガスヲ用
ＩＴ’ ”Ｃ、Ｓｉノｘビタキシャル成長を行ない、成
長した膜が５ｉ（１００）／γ−Ａｌ２Ｏ３（１００）
／Ｓ＋（１００）の構造になっていることが、第４図の
反射電子線回折の結果から明らかになった。この第３層
目のＳｉの成長は、分子線エピタキシャル成長であれば
、約７００℃で成長可能であり、気相成長法では通常の
ＳＯ８成長と同様の条件で成長することが実験により確
認されている。
「発明の効果」
以上述べた如く本発明によるときは、著しく顕著な電気
的特性を示し且つ高温熱処理時の安定性に優れた絶縁膜
をＳｉ基板上に容易に形成させることができるので、３
次元集積回路やＳＯ■素子実現に貢献するところ極めて
大きい。
的特性を示し且つ高温熱処理時の安定性に優れた絶縁膜
をＳｉ基板上に容易に形成させることができるので、３
次元集積回路やＳＯ■素子実現に貢献するところ極めて
大きい。
第１図は、本発明のＳｌ／Ａｌ２Ｃｌ３／Ｓ＋多層構造
を示す説明図、 第２図（１）は、デポジション前５ｉ（１００）基板の
ＲＨＥＥＤ像を示す電子顕微鏡写真、第２図（２）は。 デポジション前の反射電子線回折パターン、第２図（３
）は、デポジション後のγ−Ａｌ２Ｏ３（１００）／Ｓ
＋ （１００）のＲＨＥＥＤ像を示す電子顕微鏡写真、
第２図（４）は、デポジション後のγ−Ａｌ２Ｏ３（１
００）／５ｉ（１００）の反射電子回折パターン、 第３図（１）は、デポジション前５ｉ（１１１）基板の
ＲＨＥＥＤ像を示す電子顕微鏡写真、第３図（２）は。 デポジション前の反射電子線回折パターン、第３図（３
）は、デポジション後のγ−Ａｌ２Ｏ３（１１１）／５
ｉ（ＩＩ＋）のＲＨＥＥｒＪ像を示す電子顕微鏡写真、
第３図（４）は、デポジション後のγ−Ａ！２０３（１
１１）／５ｉ（１１１）の反射電子回折パターン、 第４図（１）は、γ−Ａｌ２Ｏ３（１００）／Ｓｌ （
１００）基板上にエピタキシャル成長させた５ｉ（１０
０）膜からのＲＨＥＥＤ像を示す電子顕微鏡写真、第４
図（２）は、Ｓｉ（＋００）／γ−Ａｌ２Ｏ３（１００
）／５ｉ（１００）表面の反射電子線回折パターンであ
る。 特許出願人 東横化学株式会社 同 豊橘技術料学大学長 本多波雄Ｓｊ２／−１ｅ 第２図
を示す説明図、 第２図（１）は、デポジション前５ｉ（１００）基板の
ＲＨＥＥＤ像を示す電子顕微鏡写真、第２図（２）は。 デポジション前の反射電子線回折パターン、第２図（３
）は、デポジション後のγ−Ａｌ２Ｏ３（１００）／Ｓ
＋ （１００）のＲＨＥＥＤ像を示す電子顕微鏡写真、
第２図（４）は、デポジション後のγ−Ａｌ２Ｏ３（１
００）／５ｉ（１００）の反射電子回折パターン、 第３図（１）は、デポジション前５ｉ（１１１）基板の
ＲＨＥＥＤ像を示す電子顕微鏡写真、第３図（２）は。 デポジション前の反射電子線回折パターン、第３図（３
）は、デポジション後のγ−Ａｌ２Ｏ３（１１１）／５
ｉ（ＩＩ＋）のＲＨＥＥｒＪ像を示す電子顕微鏡写真、
第３図（４）は、デポジション後のγ−Ａ！２０３（１
１１）／５ｉ（１１１）の反射電子回折パターン、 第４図（１）は、γ−Ａｌ２Ｏ３（１００）／Ｓｌ （
１００）基板上にエピタキシャル成長させた５ｉ（１０
０）膜からのＲＨＥＥＤ像を示す電子顕微鏡写真、第４
図（２）は、Ｓｉ（＋００）／γ−Ａｌ２Ｏ３（１００
）／５ｉ（１００）表面の反射電子線回折パターンであ
る。 特許出願人 東横化学株式会社 同 豊橘技術料学大学長 本多波雄Ｓｊ２／−１ｅ 第２図
Claims (1)
- トリメチルアルミニウムとＮ＿２Ｏガスとをガスソー
スとし、５×１０＾−＾５トル以下の低い分圧下、７２
０℃〜８００℃の低温度で、分子線エピタキシャル法に
より、Ｓｉ基板上にγ−Ａｌ＿２Ｏ＿３単結晶膜を成長
させ、ついで該γ−Ａｌ＿２Ｏ＿３単結晶膜上にＳｉの
単結晶膜を成長させることを特徴とするエピタキシャル
法によるＳｉ／Ａｌ＿２Ｏ＿３／Ｓｉ多層構造の形成法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116924A JPH01290595A (ja) | 1988-05-16 | 1988-05-16 | Ｓｉ／Ａｌ↓２Ｏ↓３／Ｓｉ多層構造の形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116924A JPH01290595A (ja) | 1988-05-16 | 1988-05-16 | Ｓｉ／Ａｌ↓２Ｏ↓３／Ｓｉ多層構造の形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01290595A true JPH01290595A (ja) | 1989-11-22 |
| JPH057359B2 JPH057359B2 (ja) | 1993-01-28 |
Family
ID=14699049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63116924A Granted JPH01290595A (ja) | 1988-05-16 | 1988-05-16 | Ｓｉ／Ａｌ↓２Ｏ↓３／Ｓｉ多層構造の形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01290595A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07187892A (ja) * | 1991-06-28 | 1995-07-25 | Internatl Business Mach Corp <Ibm> | シリコン及びその形成方法 |
-
1988
- 1988-05-16 JP JP63116924A patent/JPH01290595A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07187892A (ja) * | 1991-06-28 | 1995-07-25 | Internatl Business Mach Corp <Ibm> | シリコン及びその形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH057359B2 (ja) | 1993-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7173621B2 (ja) | サファイア基板を含む酸化ガリウム薄膜の製造方法 | |
| KR900000203B1 (ko) | 적층홈이 없는 단일 결정성 반도체장치 제조방법 | |
| JPH033364A (ja) | 半導体装置 | |
| JP2001525121A (ja) | 表面調整された炭化ケイ素基板の回収 | |
| JP2002234799A (ja) | ＳｉＣ膜の製造方法、及びＳｉＣ多層膜構造の製造方法 | |
| JPH03188619A (ja) | 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法 | |
| CA1265980A (en) | Gallium arsenide crystal grown on silicon substrate and method of growing such crystal | |
| US5364468A (en) | Method for the growth of epitaxial metal-insulator-metal-semiconductor structures | |
| JPH04315419A (ja) | 元素半導体基板上の絶縁膜／化合物半導体積層構造 | |
| JPS6126216A (ja) | 化合物半導体の成長方法 | |
| JPH057359B2 (ja) | ||
| JP2002261011A (ja) | デバイス用多層構造基板 | |
| JP3985288B2 (ja) | 半導体結晶成長方法 | |
| JPH01266716A (ja) | ＧａＡｓ／Ｓｉ積層体及びＧａＡｓの成長方法 | |
| JPH01243513A (ja) | 化合物半導体基板 | |
| JPH01120011A (ja) | ＩｎＰ半導体薄膜の製造方法 | |
| JPS62132312A (ja) | 半導体薄膜の製造方法 | |
| JPH01261300A (ja) | 減圧気相成長法によるＳｉ基板上へのＡｌ↓２Ｏ↓３単結晶膜のヘテロエピタキシャル成長方法 | |
| JPS6258614A (ja) | 砒素化ガリウムエピタキシヤルウエハ及びその製造方法 | |
| JP2863238B2 (ja) | シリコン基板上に原子層制御した酸化物層を有する積層体及びその製造方法 | |
| JPS63229812A (ja) | 半導体ウエハ | |
| JPS63137412A (ja) | 半導体用基板の製造方法 | |
| KR20250154832A (ko) | 결정성 향상된 α-산화갈륨 박막의 제조방법 및 이 방법에 의해 제조된 α-산화갈륨 박막 | |
| JPH01143235A (ja) | エピタキシヤル成長用結晶基板 | |
| JPS61131434A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |