JPH01243513A - 化合物半導体基板 - Google Patents
化合物半導体基板Info
- Publication number
- JPH01243513A JPH01243513A JP63069497A JP6949788A JPH01243513A JP H01243513 A JPH01243513 A JP H01243513A JP 63069497 A JP63069497 A JP 63069497A JP 6949788 A JP6949788 A JP 6949788A JP H01243513 A JPH01243513 A JP H01243513A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lattice
- substrate
- intermediate layer
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＳｉ基板上にＧａＡｓ等の■−Ｖ族化合物半導
体層を形成することにより得られる化合物半導体基板に
関する。
体層を形成することにより得られる化合物半導体基板に
関する。
ＧａＡｓ等の化合物半導体は、高い電子移動度と直接遷
移型のバンド構造を持っているために、高速デバイス、
発光デバイス等に利用されている。
移型のバンド構造を持っているために、高速デバイス、
発光デバイス等に利用されている。
また、ＧａＡｓ等の化合物半導体の薄膜結晶の成長が活
発に研究され、それらを使ったデバイスが試作されてい
る。これらのデバイスの実現化のために、低価格で大規
模面積基板等の利点を持つ、Ｓｉ基板を利用することが
期待されている。そこで、Ｓｉ基板上へＧ ａ Ａ ｓ
単結晶層を形成することが望まれているが、ＧａＡｓは
Ｓｉよりも格子定数が大きく、直接Ｓｉ基板上に良質の
単結晶層を成長させることができない。そのため、Ｓｉ
基板とＧ ａ Ａ ｓ層の間に格子の不整合を解消する
ための何らかの中間層が必要である。
発に研究され、それらを使ったデバイスが試作されてい
る。これらのデバイスの実現化のために、低価格で大規
模面積基板等の利点を持つ、Ｓｉ基板を利用することが
期待されている。そこで、Ｓｉ基板上へＧ ａ Ａ ｓ
単結晶層を形成することが望まれているが、ＧａＡｓは
Ｓｉよりも格子定数が大きく、直接Ｓｉ基板上に良質の
単結晶層を成長させることができない。そのため、Ｓｉ
基板とＧ ａ Ａ ｓ層の間に格子の不整合を解消する
ための何らかの中間層が必要である。
従来のＳｉ基板上にＧａＡｓ層を形成した化合物半導体
基板には、中間層としてＧｅ層や５ｉ１−ＸＧｅＸ層、
または、他の二元、三元の化合物半導体層を利用する方
法等があり、中でも超格子を用いて格子の不整合を解消
することが行われていた。例えば、第２図に示す、特開
昭６２−５８６１６号公報として開示されているように
、中間層２０として格子定数の少しずつ異なるＧａＰ２
１゜Ｇ ａ Ａ ｓ ｏ、５Ｐｏ＊３等の化合物半導体
による超格子層２２．２３を積み重ねることによって、
約４％異なるＳｉからＧ ａ Ａ ｓの格子定数の不整
合を解消していた。なお、３０はＧａＡｓ成長層。
基板には、中間層としてＧｅ層や５ｉ１−ＸＧｅＸ層、
または、他の二元、三元の化合物半導体層を利用する方
法等があり、中でも超格子を用いて格子の不整合を解消
することが行われていた。例えば、第２図に示す、特開
昭６２−５８６１６号公報として開示されているように
、中間層２０として格子定数の少しずつ異なるＧａＰ２
１゜Ｇ ａ Ａ ｓ ｏ、５Ｐｏ＊３等の化合物半導体
による超格子層２２．２３を積み重ねることによって、
約４％異なるＳｉからＧ ａ Ａ ｓの格子定数の不整
合を解消していた。なお、３０はＧａＡｓ成長層。
ＧａＡｓ等の化合物半導体薄膜デバイスでは、その基板
に熱的安定性が要求される。従来の化合物半導体の超格
子層を用いた中間層では、熱的安定性に欠け、超格子層
形成後、高温処理を加えることができない。
に熱的安定性が要求される。従来の化合物半導体の超格
子層を用いた中間層では、熱的安定性に欠け、超格子層
形成後、高温処理を加えることができない。
本発明の目的は、一般に熱的に安定であるシリサイドを
中間層としで用い、高温処理に耐え得る中間層を形成し
た上で、Ｓｉ基板とＧａＡｓ層の間の約４％の格子の不
整合を解決することにある。
中間層としで用い、高温処理に耐え得る中間層を形成し
た上で、Ｓｉ基板とＧａＡｓ層の間の約４％の格子の不
整合を解決することにある。
一般に、ＧａＡｓ層にデバイスを形成する場合、不純物
の拡散工程や層間絶縁膜を形成する工程で。
の拡散工程や層間絶縁膜を形成する工程で。
基板の温度を上昇させる必要がある。そのため、Ｓｉと
ＧａＡｓ層の中間層に超格子を用いた基板では上述の工
程中に超格子構造が破壊され、Ｓｉ基板表面からＧａＡ
ｓ層に向かう転移の伝搬が抑制できなくなり、良好な結
晶性をもつＧａＡｓ層を維持できなくなる。そこで各種
デバイスを形成するための熱処理工程に耐え得る超格子
構造が必要とされていた。
ＧａＡｓ層の中間層に超格子を用いた基板では上述の工
程中に超格子構造が破壊され、Ｓｉ基板表面からＧａＡ
ｓ層に向かう転移の伝搬が抑制できなくなり、良好な結
晶性をもつＧａＡｓ層を維持できなくなる。そこで各種
デバイスを形成するための熱処理工程に耐え得る超格子
構造が必要とされていた。
上記目的は、Ｓｉ基板とＧａＡｓ層の間に中間層として
、Ｓｉ（格子定数５．４３人）と格子整合するＮ１５ｉ
ｚ（格子定数５．４１人）、あるいは、Ｃｏ５１２（格
子定数５．３８人）と、Ｇ ａ Ａ ｓ（格子定数５．
６５人）と格子整合するＦｅ３Ｓｉ（格子定数５．６６
人）を用いることにより、耐熱性の高い超格子構造を形
成することができ、デバイス形成過程における熱処理を
経てもＧ ａ Ａ ｓ層の初期の結晶性を維持すること
ができる。
、Ｓｉ（格子定数５．４３人）と格子整合するＮ１５ｉ
ｚ（格子定数５．４１人）、あるいは、Ｃｏ５１２（格
子定数５．３８人）と、Ｇ ａ Ａ ｓ（格子定数５．
６５人）と格子整合するＦｅ３Ｓｉ（格子定数５．６６
人）を用いることにより、耐熱性の高い超格子構造を形
成することができ、デバイス形成過程における熱処理を
経てもＧ ａ Ａ ｓ層の初期の結晶性を維持すること
ができる。
Ｓｉ基板と格子整合するＮ１５ｉｚやＣｏ Ｓ ｉ ｚ
と、ＧａＡｓ層と格子整合するＦｅ３Ｓｉの超格子構造
を形成することにより、格子定数の不整合による転位の
伝搬をおさえ、熱的に安定な結晶性シリサイド中間層を
もち、高温処理に耐える化合物半導体基板が得られる。
と、ＧａＡｓ層と格子整合するＦｅ３Ｓｉの超格子構造
を形成することにより、格子定数の不整合による転位の
伝搬をおさえ、熱的に安定な結晶性シリサイド中間層を
もち、高温処理に耐える化合物半導体基板が得られる。
以下、本発明の一実施例を第１図により説明する。
Ｓｉ基板１上に中間層２として電子ビーム蒸着法により
Ｎ１５ｉｚ層２１を１００Å以上形成する。
Ｎ１５ｉｚ層２１を１００Å以上形成する。
成長温度は６００−７００℃で、ＭＢＥ成長させる。次
に、Ｎ ｉ Ｓ ｉ ｘ層２１の上に、第二の中間層２
２としてＮ ｉ Ｓ ｉ ｚとＦｅ３Ｓｉの超格子層を
数１０人の厚さで中層積層する。これにより、約４％の
格子の不整合を解消する。この超格子層２２の上に第三
の中間層２ａとして、Ｆｅ３Ｓｉ層を電子ビーム蒸着法
により、１００Å以上形成した後、ＭＢＥ法により、Ｇ
ａＡｓ層３を成長温度６００℃、成長速度１μｍ／ｈで
０．５ μｍ形成し、最終的に単結晶ＧａＡｓ層を得る
。
に、Ｎ ｉ Ｓ ｉ ｘ層２１の上に、第二の中間層２
２としてＮ ｉ Ｓ ｉ ｚとＦｅ３Ｓｉの超格子層を
数１０人の厚さで中層積層する。これにより、約４％の
格子の不整合を解消する。この超格子層２２の上に第三
の中間層２ａとして、Ｆｅ３Ｓｉ層を電子ビーム蒸着法
により、１００Å以上形成した後、ＭＢＥ法により、Ｇ
ａＡｓ層３を成長温度６００℃、成長速度１μｍ／ｈで
０．５ μｍ形成し、最終的に単結晶ＧａＡｓ層を得る
。
本発明によれば、欠陥が少なく、良質、低価格で、高温
処理に耐えることができ、熱的に安定な化合物半導体基
板が得られる。
処理に耐えることができ、熱的に安定な化合物半導体基
板が得られる。
第１図は本発明の一実施例の断面図、第２図は従来例の
断面図である。 １・・・Ｓｉ基板、２・・・シリサイド中間層、２１・
・・Ｎ１５ｉｚ、２ｚ−Ｎ ｉ Ｓ ｉｚ／ Ｆ ｅａ
ｓ ｉのＳＬＳ、２ａ＝・Ｆｅ３Ｓｉ、３−ＧａＡｓ成
長層。 第１図 第２図
断面図である。 １・・・Ｓｉ基板、２・・・シリサイド中間層、２１・
・・Ｎ１５ｉｚ、２ｚ−Ｎ ｉ Ｓ ｉｚ／ Ｆ ｅａ
ｓ ｉのＳＬＳ、２ａ＝・Ｆｅ３Ｓｉ、３−ＧａＡｓ成
長層。 第１図 第２図
Claims (1)
- 【特許請求の範囲】 １、Ｓｉ基板とＩＩＩ−Ｖ族化合物半導体層との間でＣ
ｏＳｉ＿２あるいはＮｉＳｉ＿２からなり前記Ｓｉ基板
に接して形成された第一の中間層と、前記第一の中間層
を形成するＣｏＳｉ＿２あるいはＮｉＳｉ＿２とＦｅ＿
３Ｓｉとの超格子構造からなり、前記第一の中間層上に
形成された第三の中間層と、Ｆｅ＿３Ｓｉからなり、前
記第二の中間層上に形成された第三の中間層の三層を構
成することを特徴とする化合物半導体基板。 ２、特許請求の範囲第１項において、 前記第二の中間層として前記ＣｏＳｉ＿２あるいはＮｉ
Ｓｉ＿２を一方の層とし、前記Ｆｅ＿３Ｓｉと前記Ｃｏ
Ｓｉ＿２あるいは前記ＮｉＳｉ＿２との混晶を他方の層
とする超格子構造を用いたことを特徴とする化合物半導
体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63069497A JPH01243513A (ja) | 1988-03-25 | 1988-03-25 | 化合物半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63069497A JPH01243513A (ja) | 1988-03-25 | 1988-03-25 | 化合物半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01243513A true JPH01243513A (ja) | 1989-09-28 |
Family
ID=13404414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63069497A Pending JPH01243513A (ja) | 1988-03-25 | 1988-03-25 | 化合物半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01243513A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5463254A (en) * | 1992-10-30 | 1995-10-31 | International Business Machines Corporation | Formation of 3-dimensional silicon silicide structures |
| WO1995033285A1 (de) * | 1994-05-31 | 1995-12-07 | MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. | Silizium-dünnschicht auf glassubstrat |
-
1988
- 1988-03-25 JP JP63069497A patent/JPH01243513A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5463254A (en) * | 1992-10-30 | 1995-10-31 | International Business Machines Corporation | Formation of 3-dimensional silicon silicide structures |
| WO1995033285A1 (de) * | 1994-05-31 | 1995-12-07 | MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. | Silizium-dünnschicht auf glassubstrat |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5893221A (ja) | 半導体薄膜構造とその製造方法 | |
| JPH0794420A (ja) | 化合物半導体結晶基板の製造方法 | |
| JPH033364A (ja) | 半導体装置 | |
| JPH03171617A (ja) | シリコン基板上への３―５族化合物半導体のエピタキシャル成長方法 | |
| JPH0463039B2 (ja) | ||
| JPH04315419A (ja) | 元素半導体基板上の絶縁膜／化合物半導体積層構造 | |
| JPH03284834A (ja) | 半導体装置の製造方法 | |
| JPH04233219A (ja) | 半導体デバイスからなる製品の製造方法 | |
| JPH0722312A (ja) | 歪半導体膜の製造方法 | |
| JP2747823B2 (ja) | ガリウムヒ素層の製造方法及びガリウムヒ素・アルミニウムガリウムヒ素積層体の製造方法 | |
| JP3985288B2 (ja) | 半導体結晶成長方法 | |
| JPH01218009A (ja) | 結晶成長方法 | |
| JP2771635B2 (ja) | Ｃａ▲下１▼―▲下ｘ▼Ｓｒ▲下ｘ▼Ｆ▲下２▼膜の形成方法 | |
| JPS6066811A (ja) | 化合物半導体装置の製造方法 | |
| JPS61189619A (ja) | 化合物半導体装置 | |
| JPS6191917A (ja) | 半導体薄膜結晶の製造方法 | |
| JPH05175144A (ja) | 半導体装置およびその製造方法 | |
| JPH0620968A (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造およびその製造方法 | |
| JPS63137412A (ja) | 半導体用基板の製造方法 | |
| JPS6164118A (ja) | 半導体装置の製造方法 | |
| JPH01162324A (ja) | 半導体装置及びその製造方法 | |
| JPH01291420A (ja) | 半導体基板の製造方法 | |
| JPH057359B2 (ja) | ||
| JPH01125918A (ja) | 半導体基板 | |
| JP3255798B2 (ja) | 化合物半導体装置およびその製造方法 |