JPH057359B2 - - Google Patents
Info
- Publication number
- JPH057359B2 JPH057359B2 JP11692488A JP11692488A JPH057359B2 JP H057359 B2 JPH057359 B2 JP H057359B2 JP 11692488 A JP11692488 A JP 11692488A JP 11692488 A JP11692488 A JP 11692488A JP H057359 B2 JPH057359 B2 JP H057359B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- grown
- single crystal
- film
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 17
- 239000013078 crystal Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 8
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000002524 electron diffraction data Methods 0.000 description 5
- 238000000635 electron micrograph Methods 0.000 description 4
- 238000002128 reflection high energy electron diffraction Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 238000001941 electron spectroscopy Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、集積回路、トランジスタ等の半導
体製造工業に於いて用いられるSi／Al2O3／Si多
層構造の形成法に関するものである。
体製造工業に於いて用いられるSi／Al2O3／Si多
層構造の形成法に関するものである。
「従来技術及びその問題点」
Si基板上への単結晶絶縁膜は、３次元集積回路
やSOI（Si on Insulator）素子実現のために必要
な要素の１つである。
やSOI（Si on Insulator）素子実現のために必要
な要素の１つである。
そのためこれまで種々の絶縁膜が検討されてき
ているが、実用上種々の問題点が残されており、
未だ充分満足すべきものではない。
ているが、実用上種々の問題点が残されており、
未だ充分満足すべきものではない。
しかして、Si基板上にAl2O3膜をエピタキシヤ
成長させ、更にその上にSi膜をエピタキシヤル成
長させた三層の多層構造が可能となれば、種々の
有意義な効果が生ずる。まず、基板がSiであるた
め、SOS（Si on Sapphire）と比較して価格が格
段に下がるため、大口径のSOI（Si on Insulater）
基板を製作することが可能となり、しかもエピタ
キシヤルSi／γ−Al2O3／基板Siというサンドイ
ツチ構造をとるため、圧縮応力が軽減される利点
が得られる。更に、以下に述べるような優れた利
点も有している。
成長させ、更にその上にSi膜をエピタキシヤル成
長させた三層の多層構造が可能となれば、種々の
有意義な効果が生ずる。まず、基板がSiであるた
め、SOS（Si on Sapphire）と比較して価格が格
段に下がるため、大口径のSOI（Si on Insulater）
基板を製作することが可能となり、しかもエピタ
キシヤルSi／γ−Al2O3／基板Siというサンドイ
ツチ構造をとるため、圧縮応力が軽減される利点
が得られる。更に、以下に述べるような優れた利
点も有している。
(1) Siとγ−Al2O3間の格子不整合は、2.4％と
SOSよりも小さくなる。
SOSよりも小さくなる。
(2) γ−Al2O3／Siの界面準位は、１×1011eV-1
cm-1と低い。
cm-1と低い。
(3) Naや他の不純物のバリアーとして効果的に
働く。
働く。
(4) 耐放射線損傷効果が大きい。
(5) 高い比誘電率（εr＝８〜９）を有している。
(6) γ−Al2O3は、1100℃の高温下でも安定であ
る。
る。
このような特徴を有するγ−Al2O3を、減圧気
相成長法でSi基板上に成長させるには、従来は
1000℃近い基板温度が必要であつたが、このよう
な高温度では、多層構造を形成し３次元集積回路
とするには、温度が高すぎる問題があつた。即
ち、Siに半導体デバイスを組み込んでその上に
γAl2O3絶縁膜を形成するのに、1000℃近い温度
であると、半導体デバイス中の不純物濃度が異な
つてくるからである。
相成長法でSi基板上に成長させるには、従来は
1000℃近い基板温度が必要であつたが、このよう
な高温度では、多層構造を形成し３次元集積回路
とするには、温度が高すぎる問題があつた。即
ち、Siに半導体デバイスを組み込んでその上に
γAl2O3絶縁膜を形成するのに、1000℃近い温度
であると、半導体デバイス中の不純物濃度が異な
つてくるからである。
本発明は、このような欠点を解消し、低い成長
温度でγ−Al2O3絶縁膜を成長させるSi／
Al2O3／Si多層構造の形成法を提供することを目
的とする。
温度でγ−Al2O3絶縁膜を成長させるSi／
Al2O3／Si多層構造の形成法を提供することを目
的とする。
「問題点を解決するための手段」
本発明者等は、上記目的を達成するため鋭意研
究の結果、トリメチルアルミニウムとN2Oガス
とを５×10-5トル以下の分圧よりも低い分圧下で
分子線とし、基板温度720〜800℃の反応条件でSi
基板上にエピタキシヤル成長させることによつ
て、基板上に極めて良質のγ−Al2O3単結晶膜が
形成し得ることを見い出し、本発明に到達した。
究の結果、トリメチルアルミニウムとN2Oガス
とを５×10-5トル以下の分圧よりも低い分圧下で
分子線とし、基板温度720〜800℃の反応条件でSi
基板上にエピタキシヤル成長させることによつ
て、基板上に極めて良質のγ−Al2O3単結晶膜が
形成し得ることを見い出し、本発明に到達した。
即ち本発明は、トリメチルアルミニウムと
N2Oガスとをガスソースとし、５×10-5トル以下
の低い分圧下、720〜800℃の低温度で、分子線エ
ピタキシヤル法により、Si基板上にγ−Al2O3単
結晶を成長させ、ついで該γ−Al2O3単結晶膜上
にSiの単結晶膜を成長させることを特徴とする。
N2Oガスとをガスソースとし、５×10-5トル以下
の低い分圧下、720〜800℃の低温度で、分子線エ
ピタキシヤル法により、Si基板上にγ−Al2O3単
結晶を成長させ、ついで該γ−Al2O3単結晶膜上
にSiの単結晶膜を成長させることを特徴とする。
「実施例」
次に、本発明の実施例を挙げ、本発明を更に説
明する。
明する。
本発明の方法を概略的に説明すれば、まず第１
図に示すように、Siウエハー上にγ−Al2O3単結
晶膜を成長させ、ついでその上にSi2H6により、
Siエピ層を形成させるものである。
図に示すように、Siウエハー上にγ−Al2O3単結
晶膜を成長させ、ついでその上にSi2H6により、
Siエピ層を形成させるものである。
基板として２インチのSi（100）ウエハーを用い
て、分子線エピタキシヤル成長装置内で、基板温
度720〜800℃に加熱し、反応ガスとしてN2ガス
でバブリングしたトリメチルアルミニウムの分圧
３×10-6トルとN2Oガス分圧５×10-5トルとを用
い、γ−Al2O3結晶膜のエピタキシヤル成長を行
なつた。
て、分子線エピタキシヤル成長装置内で、基板温
度720〜800℃に加熱し、反応ガスとしてN2ガス
でバブリングしたトリメチルアルミニウムの分圧
３×10-6トルとN2Oガス分圧５×10-5トルとを用
い、γ−Al2O3結晶膜のエピタキシヤル成長を行
なつた。
本発明に於いては、反応温度は720℃〜800℃で
ある必要があるが、720℃より低い温度であつて
は、γ−Al2O3が単結晶化しないし、また800℃
を越えた温度であつては、前記したように多層構
造とする場合に半導体デバイス中の不純物濃度が
異なつたり、γ−Al2O3単結晶の表面凹凸が激し
くなるからである。
ある必要があるが、720℃より低い温度であつて
は、γ−Al2O3が単結晶化しないし、また800℃
を越えた温度であつては、前記したように多層構
造とする場合に半導体デバイス中の不純物濃度が
異なつたり、γ−Al2O3単結晶の表面凹凸が激し
くなるからである。
基板のSiの方位は、（100）、（111）などに関係
なく、エピタキシヤル成長が可能であつた。
なく、エピタキシヤル成長が可能であつた。
面方位の関係は、第２図及び第３図の反射電子
線回折パターンから、下記のようになつているこ
とが判明した。
線回折パターンから、下記のようになつているこ
とが判明した。
γ−Al2O3（100）／Si（100）
γ−Al2O3／（111）／Si（111）
上記のように成長した膜の組成は、Alと０か
らできていることが、オージエ電子分光法により
分析して確認されている。
らできていることが、オージエ電子分光法により
分析して確認されている。
ついで、このようにして形成したγ−Al2O3
（100）／Si（100）上に、Si2H6ガスを用いて、Si
のエピタキシヤル成長を行ない、成長した膜がSi
（100）／γ−Al2O3（100）／Si（100）の構造にな
つていることが、第４図の反射電子線回折の結果
から明らかになつた。この第３層目のSiの成長
は、分子線エピタキシヤル成長であれば、約700
℃で成長可能であり、気相成長法では通常のSOS
成長と同様の条件で成長することが実験により確
認されてる。
（100）／Si（100）上に、Si2H6ガスを用いて、Si
のエピタキシヤル成長を行ない、成長した膜がSi
（100）／γ−Al2O3（100）／Si（100）の構造にな
つていることが、第４図の反射電子線回折の結果
から明らかになつた。この第３層目のSiの成長
は、分子線エピタキシヤル成長であれば、約700
℃で成長可能であり、気相成長法では通常のSOS
成長と同様の条件で成長することが実験により確
認されてる。
「発明の効果」
以上述べた如く本発明によるときは、著しく顕
著な電気的特性を示し且つ高温熱処理時の安定性
に優れた絶縁膜をSi基板上に容易に形成させるこ
とができるので、３次元集積回路やSOI素子実現
に貢献するところ極めて大きい。
著な電気的特性を示し且つ高温熱処理時の安定性
に優れた絶縁膜をSi基板上に容易に形成させるこ
とができるので、３次元集積回路やSOI素子実現
に貢献するところ極めて大きい。
第１図は、本発明のSi／Al2O3／Si多層構造を
示す説明図、第２図１は、デポジシヨン前Si
（100）基板のRHEED像（結晶構造）を示す電子
顕微鏡写真、第２図２は、デポジシヨン前の反射
電子線回折パターン、第２図３は、デポジシヨン
後のγ−Al2O3（100）／Si（100）のRHEED像
（結晶構造）を示す電子顕微鏡写真、第２図４は、
デポジシヨン後のγ−Al2O3（100）／Si（100）の
反射電子回折パターン、第３図１は、デポジシヨ
ン前Si（111）基板のRHEED像（結晶構造）を示
す電子顕微鏡写真、第３図２は、デポジシヨン前
の反射電子線回折パターン、第３図３は、デポジ
シヨン後のγ−Al2O3（111）／Si（111）の
RHEED像（結晶構造）を示す電子顕微鏡写真、
第３図４は、デポジシヨン後のγ−Al2O3
（111）／Si（111）の反射電子回折パターン、第４
図１は、γ−Al2O3（100）／Si（100）基板上にエ
ピタキシヤル成長させたSi（100）膜からの
RHEED像（結晶構造）を示す電子顕微鏡写真、
第４図２は、Si（100）／γ−Al2O3（100）／Si
（100）表面の反射電子線回折パターンである。
示す説明図、第２図１は、デポジシヨン前Si
（100）基板のRHEED像（結晶構造）を示す電子
顕微鏡写真、第２図２は、デポジシヨン前の反射
電子線回折パターン、第２図３は、デポジシヨン
後のγ−Al2O3（100）／Si（100）のRHEED像
（結晶構造）を示す電子顕微鏡写真、第２図４は、
デポジシヨン後のγ−Al2O3（100）／Si（100）の
反射電子回折パターン、第３図１は、デポジシヨ
ン前Si（111）基板のRHEED像（結晶構造）を示
す電子顕微鏡写真、第３図２は、デポジシヨン前
の反射電子線回折パターン、第３図３は、デポジ
シヨン後のγ−Al2O3（111）／Si（111）の
RHEED像（結晶構造）を示す電子顕微鏡写真、
第３図４は、デポジシヨン後のγ−Al2O3
（111）／Si（111）の反射電子回折パターン、第４
図１は、γ−Al2O3（100）／Si（100）基板上にエ
ピタキシヤル成長させたSi（100）膜からの
RHEED像（結晶構造）を示す電子顕微鏡写真、
第４図２は、Si（100）／γ−Al2O3（100）／Si
（100）表面の反射電子線回折パターンである。
Claims (1)
- １ トリメチルアルミニウムとN2Oガスとをガ
スソースとし、５×10-5トル以下の低い分圧下、
720℃〜800℃の低温度で、分子線エピタキシヤル
法により、Si基板上にγ−Al2O3単結晶膜を成長
させ、ついで該γ−Al2O3単結晶膜上にSiの単結
晶膜を成長させることを特徴とするエピタキシヤ
ル法によるSi／Al2O3／Si多層構造の形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11692488A JPH01290595A (ja) | 1988-05-16 | 1988-05-16 | Ｓｉ／Ａｌ↓２Ｏ↓３／Ｓｉ多層構造の形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11692488A JPH01290595A (ja) | 1988-05-16 | 1988-05-16 | Ｓｉ／Ａｌ↓２Ｏ↓３／Ｓｉ多層構造の形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01290595A JPH01290595A (ja) | 1989-11-22 |
| JPH057359B2 true JPH057359B2 (ja) | 1993-01-28 |
Family
ID=14699049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11692488A Granted JPH01290595A (ja) | 1988-05-16 | 1988-05-16 | Ｓｉ／Ａｌ↓２Ｏ↓３／Ｓｉ多層構造の形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01290595A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07187892A (ja) * | 1991-06-28 | 1995-07-25 | Internatl Business Mach Corp <Ibm> | シリコン及びその形成方法 |
-
1988
- 1988-05-16 JP JP11692488A patent/JPH01290595A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01290595A (ja) | 1989-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5037774A (en) | Process for the production of semiconductor devices utilizing multi-step deposition and recrystallization of amorphous silicon | |
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| JPH03133182A (ja) | 半導体基板及びその製造方法 | |
| JPH05283336A (ja) | 化合物半導体層の形成方法 | |
| JPH03171617A (ja) | シリコン基板上への３―５族化合物半導体のエピタキシャル成長方法 | |
| US5364468A (en) | Method for the growth of epitaxial metal-insulator-metal-semiconductor structures | |
| US5529640A (en) | Epitaxial metal-insulator-metal-semiconductor structures | |
| JPS6126216A (ja) | 化合物半導体の成長方法 | |
| JPH057359B2 (ja) | ||
| JP3985288B2 (ja) | 半導体結晶成長方法 | |
| JP2002261011A (ja) | デバイス用多層構造基板 | |
| JPS6012775B2 (ja) | 異質基板上への単結晶半導体層形成方法 | |
| JPH057358B2 (ja) | ||
| JPS6191917A (ja) | 半導体薄膜結晶の製造方法 | |
| JPH01120011A (ja) | ＩｎＰ半導体薄膜の製造方法 | |
| JPH01266716A (ja) | ＧａＡｓ／Ｓｉ積層体及びＧａＡｓの成長方法 | |
| JPS5893228A (ja) | 半導体単結晶薄膜の製造方法 | |
| JP2771635B2 (ja) | Ｃａ▲下１▼―▲下ｘ▼Ｓｒ▲下ｘ▼Ｆ▲下２▼膜の形成方法 | |
| JPH01243513A (ja) | 化合物半導体基板 | |
| JPS6219046B2 (ja) | ||
| JPH01162324A (ja) | 半導体装置及びその製造方法 | |
| JPH0425135A (ja) | 半導体基板 | |
| JPH0828325B2 (ja) | 半導体薄膜の形成方法 | |
| JPH06291052A (ja) | 化合物半導体基板およびそれを用いた半導体装置並びに半導体基板の製造方法 | |
| JPH01143235A (ja) | エピタキシヤル成長用結晶基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |