JPH01292432A - メモリバンクのサブルーチン実行方式 - Google Patents
メモリバンクのサブルーチン実行方式Info
- Publication number
- JPH01292432A JPH01292432A JP63122313A JP12231388A JPH01292432A JP H01292432 A JPH01292432 A JP H01292432A JP 63122313 A JP63122313 A JP 63122313A JP 12231388 A JP12231388 A JP 12231388A JP H01292432 A JPH01292432 A JP H01292432A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- memory
- subroutine
- switching
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、処理プログラムを記憶する複数のメモリバン
クを備えたシステムにおいて、１メモリバンクのメイン
ルーチンから他のメモリバンクのサブルーチンを呼出し
実行するメモリバンクのサブルーチン実行方式に関する
。
クを備えたシステムにおいて、１メモリバンクのメイン
ルーチンから他のメモリバンクのサブルーチンを呼出し
実行するメモリバンクのサブルーチン実行方式に関する
。
（ロ）従来の技術
中央処理装置（以下、ＣＰＵと呼ぶ）のメモリ領域を拡
張する方式として、−殻内にメモリバンク切替方式が用
いられており、これらメモリバンク内に異なる処理プロ
グラムを記憶することも従来より行われている。そして
、これらメモリバンクの切替は、通常、メモリバンク外
のメインメモリ上の共通エリアに、メモリバンク切替用
の制御プログラムを用意し、この制御プログラムによっ
て実行していた。
張する方式として、−殻内にメモリバンク切替方式が用
いられており、これらメモリバンク内に異なる処理プロ
グラムを記憶することも従来より行われている。そして
、これらメモリバンクの切替は、通常、メモリバンク外
のメインメモリ上の共通エリアに、メモリバンク切替用
の制御プログラムを用意し、この制御プログラムによっ
て実行していた。
ところが、プログラムエリアに制約があって、メインメ
モリ上にこのような共通エリアをとれないシステムでは
、メモリバンク内でバンクの切替制御を実行しなくては
ならない。そこで、従来は、例えば、特開昭６２−１２
０５４３号公報の第３図に開示されているように、一方
のメモリバンクのメインルーチンにおいて、バンクを切
替ようとするアドレスＸでバンク切替命令を実行し、他
方のメモリバンクの次のアドレスＸ＋１もしくはＸ＋２
へ実行を移すという方式を採用していた。
モリ上にこのような共通エリアをとれないシステムでは
、メモリバンク内でバンクの切替制御を実行しなくては
ならない。そこで、従来は、例えば、特開昭６２−１２
０５４３号公報の第３図に開示されているように、一方
のメモリバンクのメインルーチンにおいて、バンクを切
替ようとするアドレスＸでバンク切替命令を実行し、他
方のメモリバンクの次のアドレスＸ＋１もしくはＸ＋２
へ実行を移すという方式を採用していた。
（ハ）発明が解決しようとする課題
３以上の複数のメモリバンクを備えたシステムにおいて
、上記公報第３図に開示されている切替方式を用い、１
メモリバンクのメインルーチンから別のメモリバンクの
サブルーチンを呼出し実行しようとすると、プログラム
を開発する際、メインルーチンのバンク切替アドレスと
サブルーチンの先頭アドレスとを、メインルーチンがサ
ブルーチンを呼出そうとする複数箇所で、−々アビ９３
合わせを行わなければならなくなり、プログラム開発に
多大の時間を要すると共に、所望のプログラムの開発が
困難となる。
、上記公報第３図に開示されている切替方式を用い、１
メモリバンクのメインルーチンから別のメモリバンクの
サブルーチンを呼出し実行しようとすると、プログラム
を開発する際、メインルーチンのバンク切替アドレスと
サブルーチンの先頭アドレスとを、メインルーチンがサ
ブルーチンを呼出そうとする複数箇所で、−々アビ９３
合わせを行わなければならなくなり、プログラム開発に
多大の時間を要すると共に、所望のプログラムの開発が
困難となる。
しかしながら、メモリバンク内で使用するサブルーチン
を単に、各々、自己のメモリバンク内に全て記憶させよ
うとすれば、必要とするメモリ容量が増大し、制約され
たプログラムメモリエリア内には所望のプログラムを格
納しきれなくなってしまう。
を単に、各々、自己のメモリバンク内に全て記憶させよ
うとすれば、必要とするメモリ容量が増大し、制約され
たプログラムメモリエリア内には所望のプログラムを格
納しきれなくなってしまう。
（ニ）課題を解決するための手段
本発明は、処理プログラムを記憶する複数のメモリバン
クを備え、該複数のメモリバンクの特定の同一アドレス
エリアにバンク切替制御プログラムを記憶し、１メモリ
バンクのメインルーチンで、実行しようとするサブルー
チンが記憶きれた他のメモリバンクを示す飛先バンク情
報及び飛先アドレスをセーブし、前記バンク切替制御プ
ログラムを呼出すようにすると共に、該バンク切替制御
プログラムにおいて、リターンバンク情報をセーブ後前
記飛先バンク情報のメモリバンクへのバンク切替を行い
、切替後前記飛先アドレスから始まるサブルーチンを呼
出して該サブルーチンを実行し、実行後、前記リターン
バンク情報のメモリバンクへのバンク切替を行い、切替
後復帰命令の実行により前記バンク切替制御プログラム
から前記メインルーチンへ復帰するようにして、上記課
題を解決するものである。
クを備え、該複数のメモリバンクの特定の同一アドレス
エリアにバンク切替制御プログラムを記憶し、１メモリ
バンクのメインルーチンで、実行しようとするサブルー
チンが記憶きれた他のメモリバンクを示す飛先バンク情
報及び飛先アドレスをセーブし、前記バンク切替制御プ
ログラムを呼出すようにすると共に、該バンク切替制御
プログラムにおいて、リターンバンク情報をセーブ後前
記飛先バンク情報のメモリバンクへのバンク切替を行い
、切替後前記飛先アドレスから始まるサブルーチンを呼
出して該サブルーチンを実行し、実行後、前記リターン
バンク情報のメモリバンクへのバンク切替を行い、切替
後復帰命令の実行により前記バンク切替制御プログラム
から前記メインルーチンへ復帰するようにして、上記課
題を解決するものである。
（ネ）作用
本発明では、複数のメモリバンクの特定の同一アドレス
エリアに、リターンバンク情報のセーブ、セーブされた
飛先バンク情報のメモリバンクへのバンク切替、セーブ
された飛先アドレスから始まるサブルーチンの呼出し、
サブルーチン実行後セーブしたリターンバンク情報のメ
モリバンクへのバンク切替、バンク切替後のリターン命
令より成るバンク切替制御プログラムを記憶しているの
で、他のメモリバンクのサブルーチンを実行するには、
メモリバンクのメインルーチンで、実行しようとするサ
ブルーチンが記憶されているメモリバンクを示す飛先バ
ンク情報及び飛先アドレスをセーブするようにするだけ
で良い。
エリアに、リターンバンク情報のセーブ、セーブされた
飛先バンク情報のメモリバンクへのバンク切替、セーブ
された飛先アドレスから始まるサブルーチンの呼出し、
サブルーチン実行後セーブしたリターンバンク情報のメ
モリバンクへのバンク切替、バンク切替後のリターン命
令より成るバンク切替制御プログラムを記憶しているの
で、他のメモリバンクのサブルーチンを実行するには、
メモリバンクのメインルーチンで、実行しようとするサ
ブルーチンが記憶されているメモリバンクを示す飛先バ
ンク情報及び飛先アドレスをセーブするようにするだけ
で良い。
（へ）実施例
第２図は、本発明の実施例を実現するためのハードウェ
ア構成を示すブロック図であり、（１）はインテル社製
８０８６のＣＰＵ、（２）はアドレスバス、（３）はデ
ータバス、（４）、 （５）、 （６）は第１゜第２．
第３の各処理プログラムを各々記憶するメモリバンク１
，２．３としてのＲＯＭ、（７）は種々のデータ及び外
部装置からロードされるユーザープログラム等を記憶す
るためのメインメモリとしてのＲＡＭ、（８）はＣＰＵ
（１）が後述のバンク切替命令を実行することにより、
バンクを指定するバンク指定データがセットされるバン
クレジスタ、（９）はバンクレジスタ（８）の内容に応
じて、いずれから一つのメモリバンクを選択するデコー
ダであって、ハードウェア構成は一般的な構成である。
ア構成を示すブロック図であり、（１）はインテル社製
８０８６のＣＰＵ、（２）はアドレスバス、（３）はデ
ータバス、（４）、 （５）、 （６）は第１゜第２．
第３の各処理プログラムを各々記憶するメモリバンク１
，２．３としてのＲＯＭ、（７）は種々のデータ及び外
部装置からロードされるユーザープログラム等を記憶す
るためのメインメモリとしてのＲＡＭ、（８）はＣＰＵ
（１）が後述のバンク切替命令を実行することにより、
バンクを指定するバンク指定データがセットされるバン
クレジスタ、（９）はバンクレジスタ（８）の内容に応
じて、いずれから一つのメモリバンクを選択するデコー
ダであって、ハードウェア構成は一般的な構成である。
尚、同−ＲＯＭチップを用いて２以上のメモリバンクを
構成するときは、特願昭６１−２５２１９５号公報に開
示されている構成でも良く、これら構成は本願の要旨と
は関係しないものである。
構成するときは、特願昭６１−２５２１９５号公報に開
示されている構成でも良く、これら構成は本願の要旨と
は関係しないものである。
第１図は、メモリバンク（４）〜（６）の各プログラム
内容を示す図であり、各メモリバンクの特定の同一アド
レスエリア（１０）、即ち、アドレス０〜Ｓ−１に、バ
ンク切替制御プログラム（以下、バンク切替マネジャー
と呼ぶ）を記憶し、該エリア（１０）以降の処理プログ
ラムエリア（１１〉に、各々、異なる処理プログラムを
記憶している。
内容を示す図であり、各メモリバンクの特定の同一アド
レスエリア（１０）、即ち、アドレス０〜Ｓ−１に、バ
ンク切替制御プログラム（以下、バンク切替マネジャー
と呼ぶ）を記憶し、該エリア（１０）以降の処理プログ
ラムエリア（１１〉に、各々、異なる処理プログラムを
記憶している。
バンク切替マネジャーは、大別して第１〜第４の４つの
プログラムより成り、各々、アドレス０〜Ｐ−１、Ｐ−
Ｑ−１、Ｑ−Ｒ−１、ＲＮＳ−１に記憶されている。第
２プログラムは、飛先バンクへ実際にバンクを切替える
ための実行用で、ＮＯＰ命令とＪＭＰ Ｑ命令の組合
せと、自己のバンクから他のいずれか一方のバンクへ切
替えるための２つのバンク切替命令とより構成され、各
メモリバンク１，２．３においては、自己のバンクへの
切替命令と同一アドレスにＮＯＰ命令が記憶されている
。又、第４プログラムは、リターンバンクへ実際にバン
クを切替えるためのリターン用で、第２プログラムとほ
ぼ同一構成で、ＪＭＰＱ命令の代わりにＲＥＴ命令が記
憶されている。
プログラムより成り、各々、アドレス０〜Ｐ−１、Ｐ−
Ｑ−１、Ｑ−Ｒ−１、ＲＮＳ−１に記憶されている。第
２プログラムは、飛先バンクへ実際にバンクを切替える
ための実行用で、ＮＯＰ命令とＪＭＰ Ｑ命令の組合
せと、自己のバンクから他のいずれか一方のバンクへ切
替えるための２つのバンク切替命令とより構成され、各
メモリバンク１，２．３においては、自己のバンクへの
切替命令と同一アドレスにＮＯＰ命令が記憶されている
。又、第４プログラムは、リターンバンクへ実際にバン
クを切替えるためのリターン用で、第２プログラムとほ
ぼ同一構成で、ＪＭＰＱ命令の代わりにＲＥＴ命令が記
憶されている。
第１プログラムは、各バンク共に、自己のバンク番号を
リターンバンク番号として所定のレジスタ、例えばＡＨ
レジスタにセーブする命令と、所定のＡＬＸレジスタセ
ーブされた飛先バンク番号を判定して第２プログラムの
対応するアドレスヘジヤンプする命令より成る。更に、
第４プログラムは各バンク共通で、Ｂｘレジスタにセー
ブされた飛先アドレスから始まるサブルーチンを呼出す
命令と、ＡＨレジスタにセーブされたリターンバンク番
号を判定して第４プログラムの対応するアドレスヘジャ
ンプする命令より成る。
リターンバンク番号として所定のレジスタ、例えばＡＨ
レジスタにセーブする命令と、所定のＡＬＸレジスタセ
ーブされた飛先バンク番号を判定して第２プログラムの
対応するアドレスヘジヤンプする命令より成る。更に、
第４プログラムは各バンク共通で、Ｂｘレジスタにセー
ブされた飛先アドレスから始まるサブルーチンを呼出す
命令と、ＡＨレジスタにセーブされたリターンバンク番
号を判定して第４プログラムの対応するアドレスヘジャ
ンプする命令より成る。
そこで、例えば、メモリバンク３（６）のアドレスＹ及
びＷから各々サブルーチン５ＵＢ１及び５ＵＢ２が記憶
されているときに、メモリバンク１（４）のメインルー
チンで、サブルーチンＳＵＢ １を呼出すには、第１図
に示すように、サブルーチン５ＵＢ１を呼出そうとする
アドレスＸからＸ＋２に、順に、サブルーチン５ＵＢＩ
が記憶きれたメモリバンクを示す飛先バンク番号ＢＡＮ
ＫＮ０゜３を所定のｋＬＸレジスタセーブするためのＭ
０■命令と、サブルーチン５ＵＢＩのアドレスＹを飛先
アドレスとしてＢＸレジスタにセーブするためのＭＯＶ
命令と、アドレス０から始まるバンク切替マネジ〜−を
呼出すＣＡＬＬ命令とを記憶するのである。ここで、注
意すべきは、アドレスＸはサブルーチン５ＵＢＩのアド
レスＹとは無関係であることである。
びＷから各々サブルーチン５ＵＢ１及び５ＵＢ２が記憶
されているときに、メモリバンク１（４）のメインルー
チンで、サブルーチンＳＵＢ １を呼出すには、第１図
に示すように、サブルーチン５ＵＢ１を呼出そうとする
アドレスＸからＸ＋２に、順に、サブルーチン５ＵＢＩ
が記憶きれたメモリバンクを示す飛先バンク番号ＢＡＮ
ＫＮ０゜３を所定のｋＬＸレジスタセーブするためのＭ
０■命令と、サブルーチン５ＵＢＩのアドレスＹを飛先
アドレスとしてＢＸレジスタにセーブするためのＭＯＶ
命令と、アドレス０から始まるバンク切替マネジ〜−を
呼出すＣＡＬＬ命令とを記憶するのである。ここで、注
意すべきは、アドレスＸはサブルーチン５ＵＢＩのアド
レスＹとは無関係であることである。
以上の如くプログラムが記憶されているので、メモリバ
ンク１のメインルーチンにおいて、飛先バンク番号ＢＡ
ＮＫＮ０．３をＡＬＸレジスタ、そして、飛先アドレス
ＹをＢＸレジスタにセーブ後、メモリバンク１のバンク
切替マネジャーが呼出きれ、このマネジャーはおいて、
先ず、自己のバンク番号ＮＯ６１がリターンバンク番号
としてＡＨレジスタにセーブされる。その後、ＡＬＸレ
ジスタセーブされた飛先バンクＮＯ１が判定きれて第２
プログラムの対応するアドレスへジャンプすり３へのバ
ンク切替が実行される。メモリバンク３では、ＮＯＰ命
令の後にＪＭＰ Ｑ命令が記憶されているので、メモリ
バンク３への切替後、ＢＸレジスタに記憶されたアドレ
スＹで始まるサブルーチン５ＵＢ１が呼出されて実行さ
れることと已 なる。実行後、Ｒ４ｔＴ命令によってＡＨレジスタにセ
ーブきれたリターンバンクＮＯ１の判定に移りこの場合
、リターンバンク番号がＢＡＮＫＮｏ、１なので、バン
ク１リターン用ヘジヤンブし、メモリバンク１へのバン
ク切替が実行される。そして、バンク切替後、メモリバ
ンク１のＲＥＴ命令により、メモリバンク１のメインル
ーチンへ復帰する。
ンク１のメインルーチンにおいて、飛先バンク番号ＢＡ
ＮＫＮ０．３をＡＬＸレジスタ、そして、飛先アドレス
ＹをＢＸレジスタにセーブ後、メモリバンク１のバンク
切替マネジャーが呼出きれ、このマネジャーはおいて、
先ず、自己のバンク番号ＮＯ６１がリターンバンク番号
としてＡＨレジスタにセーブされる。その後、ＡＬＸレ
ジスタセーブされた飛先バンクＮＯ１が判定きれて第２
プログラムの対応するアドレスへジャンプすり３へのバ
ンク切替が実行される。メモリバンク３では、ＮＯＰ命
令の後にＪＭＰ Ｑ命令が記憶されているので、メモリ
バンク３への切替後、ＢＸレジスタに記憶されたアドレ
スＹで始まるサブルーチン５ＵＢ１が呼出されて実行さ
れることと已 なる。実行後、Ｒ４ｔＴ命令によってＡＨレジスタにセ
ーブきれたリターンバンクＮＯ１の判定に移りこの場合
、リターンバンク番号がＢＡＮＫＮｏ、１なので、バン
ク１リターン用ヘジヤンブし、メモリバンク１へのバン
ク切替が実行される。そして、バンク切替後、メモリバ
ンク１のＲＥＴ命令により、メモリバンク１のメインル
ーチンへ復帰する。
尚、サブルーチン５ＵＢ２を呼出す場合は、アドレスＸ
＋１のＭＯＶ命令でＢＸレジスタに５ＵＢ２のアドレス
Ｗをセーブするようにするだけで良い。
＋１のＭＯＶ命令でＢＸレジスタに５ＵＢ２のアドレス
Ｗをセーブするようにするだけで良い。
ところで、第１図に示す例は、メモリバンク１のメイン
ルーチンからメモリバンク３のサブルーチンを呼出し実
行する例について説明したが、他のいずれかのメモリバ
ンクのメインルーチンから、それ以外のメモリバンクの
サブルーチンを呼出すことも、当然可能である。
ルーチンからメモリバンク３のサブルーチンを呼出し実
行する例について説明したが、他のいずれかのメモリバ
ンクのメインルーチンから、それ以外のメモリバンクの
サブルーチンを呼出すことも、当然可能である。
（ト）発明の効果
本発明に依れば、３以上の複数のメモリバンクを備えた
システムにおいて、任意のメモリバンクのサブルーチン
を、任意のメモリバンクのメインルーチンから呼出し実
行することができる。しかも、メインルーチンとサブル
ーチンとの間で面倒なアドレス合わせが不要となり、プ
ログラム開発の作業効率が向上する。
システムにおいて、任意のメモリバンクのサブルーチン
を、任意のメモリバンクのメインルーチンから呼出し実
行することができる。しかも、メインルーチンとサブル
ーチンとの間で面倒なアドレス合わせが不要となり、プ
ログラム開発の作業効率が向上する。
更に、特定のアドレスエリア内で常にバンク切替が実行
できるので、切替を行うためのプログラムエリアを削減
できる。
できるので、切替を行うためのプログラムエリアを削減
できる。
第１図は本発明の実施例のプログラム内容を示す説明図
、第２図は本実施例のハードウェア構成を示すブロック
図である。 （１＞・・・ＣＰＵ、 （２）・・・アドレスバス、
（３）・・・データバス、（４）（５）（６）・・・メ
モリバンク、（７）・・・ＲＡＭい （８）・・・バン
クレジスタ、（９）・・・デコーダ。
、第２図は本実施例のハードウェア構成を示すブロック
図である。 （１＞・・・ＣＰＵ、 （２）・・・アドレスバス、
（３）・・・データバス、（４）（５）（６）・・・メ
モリバンク、（７）・・・ＲＡＭい （８）・・・バン
クレジスタ、（９）・・・デコーダ。
Claims (1)
- （１）処理プログラムを記憶する複数のメモリバンクを
備え、該複数のメモリバンクの特定の同一アドレスエリ
アにバンク切替制御プログラムを記憶し、１メモリバン
クのメインルーチンで、実行しようとするサブルーチン
が記憶された他のメモリバンクを示す飛先バンク情報及
び飛先アドレスをセーブし、前記バンク切替制御プログ
ラムを呼出すようにすると共に、該バンク切替制御プロ
グラムにおいて、リターンバンク情報をセーブ後前記飛
先バンク情報のメモリバンクへのバンク切替を行い、切
替後前記飛先アドレスから始まるサブルーチンを呼出し
て該サブルーチンを実行し、実行後、前記リターンバン
ク情報のメモリバンクへのバンク切替を行い、切替後復
帰命令の実行により前記バンク切替制御プログラムから
前記メインルーチンへ復帰することを特徴としたメモリ
バンクのサブルーチン実行方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63122313A JPH01292432A (ja) | 1988-05-19 | 1988-05-19 | メモリバンクのサブルーチン実行方式 |
| US07/313,677 US5146581A (en) | 1988-02-24 | 1989-02-22 | Subprogram executing data processing system having bank switching control storing in the same address area in each of memory banks |
| DE68924719T DE68924719T2 (de) | 1988-02-24 | 1989-02-24 | Vorrichtung und Verfahren zur Ausführung eines Unterprogramms in einem Datenverarbeitungssystem mit Blockumschaltung. |
| EP89103296A EP0330226B1 (en) | 1988-02-24 | 1989-02-24 | Apparatus of and method for executing subprogram in bank switching data processing system |
| KR1019890002294A KR920006614B1 (ko) | 1988-02-24 | 1989-02-24 | 뱅크스위칭 방식의 데이터 처리 시스템에 있어서의 서브프로그램장치 및 그 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63122313A JPH01292432A (ja) | 1988-05-19 | 1988-05-19 | メモリバンクのサブルーチン実行方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01292432A true JPH01292432A (ja) | 1989-11-24 |
Family
ID=14832862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63122313A Pending JPH01292432A (ja) | 1988-02-24 | 1988-05-19 | メモリバンクのサブルーチン実行方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01292432A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5663657A (en) * | 1979-10-30 | 1981-05-30 | Fujitsu Ltd | Memory switching system |
| JPS62297954A (ja) * | 1986-06-18 | 1987-12-25 | Toshiba Corp | メモリ制御方式 |
-
1988
- 1988-05-19 JP JP63122313A patent/JPH01292432A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5663657A (en) * | 1979-10-30 | 1981-05-30 | Fujitsu Ltd | Memory switching system |
| JPS62297954A (ja) * | 1986-06-18 | 1987-12-25 | Toshiba Corp | メモリ制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3776449B2 (ja) | マルチタスク低電力制御装置 | |
| US6865636B1 (en) | Multitasking processor system for monitoring interrupt events | |
| JPH01292432A (ja) | メモリバンクのサブルーチン実行方式 | |
| JP2568017B2 (ja) | マイクロプロセッサ及びそれを使用したデータ処理システム | |
| JP3717722B2 (ja) | リアルタイムｏｓのメモリ領域を用いたタスク管理方法 | |
| JPH01297732A (ja) | 割込制御方式 | |
| JPH02253440A (ja) | 時分割マルチタスク実行装置 | |
| JPS62120543A (ja) | メモリバンクの切替方式 | |
| JPH01216428A (ja) | メモリバンクのサブルーチン実行方式 | |
| JPH0245207B2 (ja) | ||
| JP3022398B2 (ja) | 仮想計算機方式 | |
| JP2972557B2 (ja) | データ転送制御装置および制御方法 | |
| JPH01216433A (ja) | 割込制御方式 | |
| JPS62151942A (ja) | タスク切換え方式 | |
| JP2000250762A (ja) | マイクロコンピュータ | |
| JP2616419B2 (ja) | 情報処理装置 | |
| JP2985092B2 (ja) | 時分割マルチタスク制御装置 | |
| JPH0477930A (ja) | マイクロコンピュータ | |
| JPS602708B2 (ja) | 単一チツプ・コンピユ−タのアドレス指定方式 | |
| JPS603656B2 (ja) | 計算機のメモリ拡張方式 | |
| JPS6314242A (ja) | メモリ拡張方式 | |
| JPH02257232A (ja) | 割り込み処理プログラム管理方法 | |
| JPH03231343A (ja) | マイクロプロセッサにおけるメモリ空間拡張方式 | |
| JPH02110739A (ja) | マルチタスク用中央処理装置 | |
| JPS62217326A (ja) | 複数ｏｓ格納切替可能コンピユ−タ |