JPH01216433A - 割込制御方式 - Google Patents
割込制御方式Info
- Publication number
- JPH01216433A JPH01216433A JP63041536A JP4153688A JPH01216433A JP H01216433 A JPH01216433 A JP H01216433A JP 63041536 A JP63041536 A JP 63041536A JP 4153688 A JP4153688 A JP 4153688A JP H01216433 A JPH01216433 A JP H01216433A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- program
- interrupt
- processing program
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 26
- 238000010586 diagram Methods 0.000 description 6
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、第１及び第２のメモリバンクより成るプログ
ラムメモリを備えたシステムにおいて、割込みが発生し
たときの割込制御方式に関する。
ラムメモリを備えたシステムにおいて、割込みが発生し
たときの割込制御方式に関する。
（ロ）従来の技術
特開昭５７−３００５０号公報に開示されているように
、複数のメモリバンク内に処理プログラムを記憶するシ
ステムにおいては、従来、メモリバンク外の共通メモリ
エリアに、割込処理プログラム、もしくは、割込処理プ
ログラムが格納されているメモリバンクを指定するため
の割込用バンク制御プログラムを記憶し、該プログラム
に基づき、割込みが発生したときの制御を行なっていた
。
、複数のメモリバンク内に処理プログラムを記憶するシ
ステムにおいては、従来、メモリバンク外の共通メモリ
エリアに、割込処理プログラム、もしくは、割込処理プ
ログラムが格納されているメモリバンクを指定するため
の割込用バンク制御プログラムを記憶し、該プログラム
に基づき、割込みが発生したときの制御を行なっていた
。
（八）発明が解決しようとする課題
システム上の都合によって、メモリバンク外に割込処理
関連のプログラムを記憶するための共通メモリエリアを
とれない場合は、上記公報に開示された割込制御方式を
用いることができず、このため、各メモリバンクに、同
一の割込処理プログラムを記憶せざるを得なかった。従
って、処理プログラムを記憶するためのエリアが狭くな
ってしまうという課題があった。
関連のプログラムを記憶するための共通メモリエリアを
とれない場合は、上記公報に開示された割込制御方式を
用いることができず、このため、各メモリバンクに、同
一の割込処理プログラムを記憶せざるを得なかった。従
って、処理プログラムを記憶するためのエリアが狭くな
ってしまうという課題があった。
（ニ）課題を解決するための手段
本発明の第１の方式は、処理プログラムを記憶する第１
及び第２のメモリバンクを備え、該両メモリバンクの特
定の同一アドレスエリアにバンク切替制御プログラムを
記憶すると共に、前記第１のメモリバンクに割込処理プ
ログラムを、且つ、前記第２のメモリバンクに所定のレ
ジスタに前記割込処理プログラムのアドレスを格納する
割込制御プログラムを記憶し、前記第２のメモリバンク
内の処理プログラムを実行している際割込みが発した時
は、前記割込制御プログラム実行後、前記バンク切替制
御プログラムに移り、該プログラムで前記第１のメモリ
バンクへの切替を行い、切替後前記所定のレジスタ内容
に基づき前記割込処理プログラムを呼出し、該割込処理
プログラム実行後、再び前記バンク切替制御プログラム
に移って、第２のメモリバンクへの切替を行い、該切替
後前記処理プログラムへ復帰するという割込制御方式に
より、上記課題を解決するものである。
及び第２のメモリバンクを備え、該両メモリバンクの特
定の同一アドレスエリアにバンク切替制御プログラムを
記憶すると共に、前記第１のメモリバンクに割込処理プ
ログラムを、且つ、前記第２のメモリバンクに所定のレ
ジスタに前記割込処理プログラムのアドレスを格納する
割込制御プログラムを記憶し、前記第２のメモリバンク
内の処理プログラムを実行している際割込みが発した時
は、前記割込制御プログラム実行後、前記バンク切替制
御プログラムに移り、該プログラムで前記第１のメモリ
バンクへの切替を行い、切替後前記所定のレジスタ内容
に基づき前記割込処理プログラムを呼出し、該割込処理
プログラム実行後、再び前記バンク切替制御プログラム
に移って、第２のメモリバンクへの切替を行い、該切替
後前記処理プログラムへ復帰するという割込制御方式に
より、上記課題を解決するものである。
又、本発明の第２の方式は、処理プログラムを記憶する
第１及び第２のメモリバンクを備え、該両メモリバンク
の特定の同一アドレスエリアにバンク切替制御プログラ
ムを記憶すると共に、前記第１のメモリバンクに割込処
理プログラムを記憶し、前記第２のメモリバンク内の処
理プログラムを実行している際割込みが発生した時は、
前記バンク切替制御プログラムに移り該プログラムで前
記第１のメモリバンクへの切替を行い、切替後前記割込
処理プログラムを呼出し、該割込処理プログラムを実行
した後再び前記バンク切替制御プログラムに移って、第
２のメモリバンクへの切替を行い、該切替後前記処理プ
ログラムへ復帰するという割込制御方式により、上記課
題を解決するものである。
第１及び第２のメモリバンクを備え、該両メモリバンク
の特定の同一アドレスエリアにバンク切替制御プログラ
ムを記憶すると共に、前記第１のメモリバンクに割込処
理プログラムを記憶し、前記第２のメモリバンク内の処
理プログラムを実行している際割込みが発生した時は、
前記バンク切替制御プログラムに移り該プログラムで前
記第１のメモリバンクへの切替を行い、切替後前記割込
処理プログラムを呼出し、該割込処理プログラムを実行
した後再び前記バンク切替制御プログラムに移って、第
２のメモリバンクへの切替を行い、該切替後前記処理プ
ログラムへ復帰するという割込制御方式により、上記課
題を解決するものである。
（＊）作用
本発明では、メモリバンク以外の共通メモリエリアを全
く使用することな（、一方のバンク内のみに記憶された
割込処理プログラムを、他方のバンクの処理プログラム
を実行中に割込みが発生したときにも利用できるように
なる。そして、第１の方式では、異なる複数の割込みに
ついてもバンク切替制御プログラムを共通に使用でき、
又、第２の方式では、処理ステップが短かくて済む。
く使用することな（、一方のバンク内のみに記憶された
割込処理プログラムを、他方のバンクの処理プログラム
を実行中に割込みが発生したときにも利用できるように
なる。そして、第１の方式では、異なる複数の割込みに
ついてもバンク切替制御プログラムを共通に使用でき、
又、第２の方式では、処理ステップが短かくて済む。
（へ）実施例
第３図は、本発明の実施例を実現するためのハードウェ
ア構成を示すブロック図であり、（１）はインテル社製
８０８６のＣＰＵ、（２）はアドレスバス、（３）はデ
ータバス、（４）は第１処理プログラムを記憶するメモ
リバンク１としてのＲＯＭ、（５）は第２処理プログラ
ムを記憶するメモリバンク２としてのＲＯＭ、（６）は
種々のデータ及び外部装置からロードされるテーブル、
ユーザープログラム等を記憶するためのメインメモリと
してのＲＡＭ、（７）はＣＰＵ（１）が後述のバンク切
替命令を実行することにより、バンクを指定するバンク
指定データがセットきれるバンクレジスタ、（８）はバ
ンクレジスタ（７）の内容に応じて、いずれか一方のメ
モリバンクを選択するデコーダ、（９）は複数の外部割
込信号を入力し、割込の種類に応じたベクタアドレスを
出力すると共に、ＣＰＵ（１）’に割送信号ＩＮＴを発
生する割込みコントローラであって、ＲＡＭ（６）には
、各ベクタアドレスに対して各々実行すべきプログラム
アドレスを記憶した割込みベクタテーブルが用意されて
おり、割込み発生時には、該テーブルが示すアドレスに
ＣＰＵ（１）の処理が移る。
ア構成を示すブロック図であり、（１）はインテル社製
８０８６のＣＰＵ、（２）はアドレスバス、（３）はデ
ータバス、（４）は第１処理プログラムを記憶するメモ
リバンク１としてのＲＯＭ、（５）は第２処理プログラ
ムを記憶するメモリバンク２としてのＲＯＭ、（６）は
種々のデータ及び外部装置からロードされるテーブル、
ユーザープログラム等を記憶するためのメインメモリと
してのＲＡＭ、（７）はＣＰＵ（１）が後述のバンク切
替命令を実行することにより、バンクを指定するバンク
指定データがセットきれるバンクレジスタ、（８）はバ
ンクレジスタ（７）の内容に応じて、いずれか一方のメ
モリバンクを選択するデコーダ、（９）は複数の外部割
込信号を入力し、割込の種類に応じたベクタアドレスを
出力すると共に、ＣＰＵ（１）’に割送信号ＩＮＴを発
生する割込みコントローラであって、ＲＡＭ（６）には
、各ベクタアドレスに対して各々実行すべきプログラム
アドレスを記憶した割込みベクタテーブルが用意されて
おり、割込み発生時には、該テーブルが示すアドレスに
ＣＰＵ（１）の処理が移る。
このように、本発明ではハードウェア構成は一般的であ
って、同−ＲＯＭチップを用いて２以上のメモリバンク
を構成する場合には、特願昭６１−２５２１９５号公報
に開示されている構成を用いても良く、これらの構成は
本願の要旨とは関係しないものである。
って、同−ＲＯＭチップを用いて２以上のメモリバンク
を構成する場合には、特願昭６１−２５２１９５号公報
に開示されている構成を用いても良く、これらの構成は
本願の要旨とは関係しないものである。
第１図は、本発明の第１方式の実施例を説明する−だめ
の説明図であり、メモリバンク（４）及びメモリバンク
（５）のプログラム内容を示している。
の説明図であり、メモリバンク（４）及びメモリバンク
（５）のプログラム内容を示している。
ここでは、複数の割込みのうち特定の１つの凭込みにつ
いて説明し、該割込み時には、ＲＡＭ（６）上の割込み
ベクタテーブルにより、アドレスＸが指定されるものと
する。
いて説明し、該割込み時には、ＲＡＭ（６）上の割込み
ベクタテーブルにより、アドレスＸが指定されるものと
する。
先ず、メモリバンク１（４）及び２（５）の同一アドレ
スエリア（１０） （アドレス０〜５のエリア）には、
バンク切替用制御プログラム（以下、バンク切替マネジ
ャーと呼ぶ）が記憶され、メモリバンク１では、プログ
ラムエリア（１１）内のアドレスＸ〜Ｗまでに上記した
特定の割込みに関する割込処理プログラム（１２〉が記
憶され、プログラムエリア（１１）内の他の領域に、第
１処理プログラムが記憶されている。詳しくは、アドレ
スＹ−Ｗに実際の割込処理内存を表わす割込処理サブル
ーチンが、そして、アドレスＸ及びＸ＋１に該サブルー
チンを呼出すＣＡＬＬ命令及びＩＲＥＴ命令が記憶され
ている。
スエリア（１０） （アドレス０〜５のエリア）には、
バンク切替用制御プログラム（以下、バンク切替マネジ
ャーと呼ぶ）が記憶され、メモリバンク１では、プログ
ラムエリア（１１）内のアドレスＸ〜Ｗまでに上記した
特定の割込みに関する割込処理プログラム（１２〉が記
憶され、プログラムエリア（１１）内の他の領域に、第
１処理プログラムが記憶されている。詳しくは、アドレ
スＹ−Ｗに実際の割込処理内存を表わす割込処理サブル
ーチンが、そして、アドレスＸ及びＸ＋１に該サブルー
チンを呼出すＣＡＬＬ命令及びＩＲＥＴ命令が記憶され
ている。
一方、メモリバンク２では、アドレスＸ−２に割込制御
プログラム（１３）が記憶され、該プログラムは、ＢＸ
レジスタの内容をスタックにストアするＰＵＳＨ命令、
ＢＸレジスタに割込処理サブルーチンのアドレスＹを転
送するＭＯＶ命令、アドレス０から始まるバンク切替制
御プログラムを呼出すＣＡＬＬ命令、スタックにストア
された内容をＢＸレジスタにロードするＰＯＰ命令、及
び、Ｉ ＲＥＴ命令より成る。
プログラム（１３）が記憶され、該プログラムは、ＢＸ
レジスタの内容をスタックにストアするＰＵＳＨ命令、
ＢＸレジスタに割込処理サブルーチンのアドレスＹを転
送するＭＯＶ命令、アドレス０から始まるバンク切替制
御プログラムを呼出すＣＡＬＬ命令、スタックにストア
された内容をＢＸレジスタにロードするＰＯＰ命令、及
び、Ｉ ＲＥＴ命令より成る。
又、メモリバンク２のバンク切替マネジャーには、アド
レス０にバンクを０から１に切替えるバンク切替命令、
アドレス１にＪＭＰＩＩＩ、アドレス２〜４にＮＯＰ命
令、アドレス５にＲＥＴ命令が記憶され、メモリバンク
１のバンク切替マネジャーには、アドレス０，１．５に
ＮＯＰ命令、アドレス２にＢＸレジスタにセットされた
アドレスから始まるルーチンを呼出すＣＡＬＬ命令、ア
ドレス４にＪＭＰＩが記憶されている。
レス０にバンクを０から１に切替えるバンク切替命令、
アドレス１にＪＭＰＩＩＩ、アドレス２〜４にＮＯＰ命
令、アドレス５にＲＥＴ命令が記憶され、メモリバンク
１のバンク切替マネジャーには、アドレス０，１．５に
ＮＯＰ命令、アドレス２にＢＸレジスタにセットされた
アドレスから始まるルーチンを呼出すＣＡＬＬ命令、ア
ドレス４にＪＭＰＩが記憶されている。
従って、メモリバンク２の処理プログラムを実行中に割
込みが発生すると、先ず、同一バンク内の割込制御プロ
グラムが実行されて、Ｂｘレジスタに実行すべき割込処
理サブルーチンのアドレスＹがセットされ、次にバンク
２のバンク切替マネジャーによりメモリバンクが２から
１に切替えられる。切替後、バンク１の切替マネジャー
により割込処理サブルーチンが呼出され、このサブルー
チンが実行される。実行後は、ＲＥＴ命令によりバンク
切替マネジャーに復帰し、該マネジャーによりバンクが
１から２に切替えられ、切替後、バンク１のバンク切替
マネジャー内のＲＥＴ命令により、割込制御プログラム
に復帰し、該プログラムを介して割込み前の処理プログ
ラムに復帰する。他の種類の割込みについても、同様に
、その割込みによって指定される特定アドレスに、実行
すべき割込処理プログラムのアドレスをＢＸレジスタに
転送する割込制御プログラムを記憶きせておけば、エリ
ア（１０）のバンク切替マネジャーを用 ゛いて、割込
の制御が実現できる。
込みが発生すると、先ず、同一バンク内の割込制御プロ
グラムが実行されて、Ｂｘレジスタに実行すべき割込処
理サブルーチンのアドレスＹがセットされ、次にバンク
２のバンク切替マネジャーによりメモリバンクが２から
１に切替えられる。切替後、バンク１の切替マネジャー
により割込処理サブルーチンが呼出され、このサブルー
チンが実行される。実行後は、ＲＥＴ命令によりバンク
切替マネジャーに復帰し、該マネジャーによりバンクが
１から２に切替えられ、切替後、バンク１のバンク切替
マネジャー内のＲＥＴ命令により、割込制御プログラム
に復帰し、該プログラムを介して割込み前の処理プログ
ラムに復帰する。他の種類の割込みについても、同様に
、その割込みによって指定される特定アドレスに、実行
すべき割込処理プログラムのアドレスをＢＸレジスタに
転送する割込制御プログラムを記憶きせておけば、エリ
ア（１０）のバンク切替マネジャーを用 ゛いて、割込
の制御が実現できる。
尚、言うまでもないが、メモリバンク１の処理プログラ
ム実行中に割込みが発生した時は、アドレスＸのＣＡＬ
Ｌ命令により割込処理サブルーチンが実行され、実行後
アドレスＸ＋１のＩ ＲＥＴ命令により元の処理プログ
ラムに復帰する。
ム実行中に割込みが発生した時は、アドレスＸのＣＡＬ
Ｌ命令により割込処理サブルーチンが実行され、実行後
アドレスＸ＋１のＩ ＲＥＴ命令により元の処理プログ
ラムに復帰する。
ところで、割込制御プログラム（１３）において、ＣＡ
ＬＬ命令の代わりにＪＭＰ命令を用いてアドレス０に移
り゛、メモリバンク１か６２への切替後、バンク２のパ
ンク切替マネジ〜−内でＰＯＰ命令及びＩＲＥＴ命令を
実行して、割込制御ブロダラムを介さず処理プログラム
へ復帰するようにしても良い。
ＬＬ命令の代わりにＪＭＰ命令を用いてアドレス０に移
り゛、メモリバンク１か６２への切替後、バンク２のパ
ンク切替マネジ〜−内でＰＯＰ命令及びＩＲＥＴ命令を
実行して、割込制御ブロダラムを介さず処理プログラム
へ復帰するようにしても良い。
次に、第２図を参照して本発明の第２方式について説明
する。この方式と第１方式の大きな違いは、メモリバン
ク２に、実行すべき割込処理サブルーチンのアドレスを
所定レジスタに転送する割込制御プログラムがなく、ア
ドレスＸから即座にバンク２のバンク切替マネジャーに
実行が移る点と、バンク１での切替マネジャー内で割込
み処理サブルーチンをＣＡＬＬする際、直接そのアドレ
スＹを指定する点にあり、他は第１の方式とほとんど同
じである。
する。この方式と第１方式の大きな違いは、メモリバン
ク２に、実行すべき割込処理サブルーチンのアドレスを
所定レジスタに転送する割込制御プログラムがなく、ア
ドレスＸから即座にバンク２のバンク切替マネジャーに
実行が移る点と、バンク１での切替マネジャー内で割込
み処理サブルーチンをＣＡＬＬする際、直接そのアドレ
スＹを指定する点にあり、他は第１の方式とほとんど同
じである。
この第２の方式によっても、メモリバンク２の処理プロ
グラム実行中に割込みが発生すれば、第１の方式と同様
アドレスＹからの割込み処理サブルーチンが実行される
が、この方式では、バンク切替マネジャー内でアドレス
Ｙを直接指定しなくてはならないため、他の種類の割込
みについてエリア（１４）内に記憶されたバンク切替マ
ネジャーを共通して利用することはできない。しかしな
がら、第１の方式に比べ、処理ステップが第２図に示す
ように短くなり、割込制御に要する時間を短くでき、頻
繁に起る割込みについては好適となる。
グラム実行中に割込みが発生すれば、第１の方式と同様
アドレスＹからの割込み処理サブルーチンが実行される
が、この方式では、バンク切替マネジャー内でアドレス
Ｙを直接指定しなくてはならないため、他の種類の割込
みについてエリア（１４）内に記憶されたバンク切替マ
ネジャーを共通して利用することはできない。しかしな
がら、第１の方式に比べ、処理ステップが第２図に示す
ように短くなり、割込制御に要する時間を短くでき、頻
繁に起る割込みについては好適となる。
勿論、第１の方式と第２の方式を割込みの種類に応じて
、組み合わせて使うことも当然可能である。
、組み合わせて使うことも当然可能である。
ところで、第２図の実施例ではバンク２のバンク切替マ
ネジャー内のＩＲＥＴ命令により処理プログラムに復帰
するようにしたが、アドレスＸで、ＪＭＰ命令の代わり
にＣＡＬＬ命令を用い、Ｘ＋１にＩＲＥＴ命令を、そし
て、バンク切替マネジャーのＩＲＥＴ命令の代わりにＲ
ＥＴ命令を用いて、処理プログラムに復帰するようにし
ても良い。
ネジャー内のＩＲＥＴ命令により処理プログラムに復帰
するようにしたが、アドレスＸで、ＪＭＰ命令の代わり
にＣＡＬＬ命令を用い、Ｘ＋１にＩＲＥＴ命令を、そし
て、バンク切替マネジャーのＩＲＥＴ命令の代わりにＲ
ＥＴ命令を用いて、処理プログラムに復帰するようにし
ても良い。
（ト）発明の効果
本発明に依れば、メモリバンク以外の共通メモリエリア
をとれない制約のあるシステムにおいても、一方のメモ
リバンク内の処理プログラム実行中に割込みが発生した
とき、他方のメモリバンク内にのみ記憶されている割込
処理プログラムを利用して割込の処理が実行でき、且つ
、元のバンクへの復帰も可能となり、このため、本来の
処理プログラムを記憶するためのプログラムエリアを広
くとることができ、所望の処理プログラムをメモリバン
ク内に格納できる。
をとれない制約のあるシステムにおいても、一方のメモ
リバンク内の処理プログラム実行中に割込みが発生した
とき、他方のメモリバンク内にのみ記憶されている割込
処理プログラムを利用して割込の処理が実行でき、且つ
、元のバンクへの復帰も可能となり、このため、本来の
処理プログラムを記憶するためのプログラムエリアを広
くとることができ、所望の処理プログラムをメモリバン
ク内に格納できる。
第１図は本発明の第１実施例を説明するための説明図、
第２図は本発明の第２実施例を説明するための説明図、
第３図は本発明を実現するためのハードウェア構成を示
すブロック図である。 （１）・・・ＣＰＵ、 （２）・・・アドレスバス、
＜３＞・・・データバス、（４）・・・メモリバンク１
、（５）・・・メモリバンク２、（７）・・・バンクレ
ジスタ、（９）・・・割込みコントローラ、（１２）（
１６）・・・割込処理プログラム、 （１３）・・・
割込制御プログラム。
第２図は本発明の第２実施例を説明するための説明図、
第３図は本発明を実現するためのハードウェア構成を示
すブロック図である。 （１）・・・ＣＰＵ、 （２）・・・アドレスバス、
＜３＞・・・データバス、（４）・・・メモリバンク１
、（５）・・・メモリバンク２、（７）・・・バンクレ
ジスタ、（９）・・・割込みコントローラ、（１２）（
１６）・・・割込処理プログラム、 （１３）・・・
割込制御プログラム。
Claims (2)
- （１）処理プログラムを記憶する第１及び第２のメモリ
バンクを備え、該両メモリバンクの特定の同一アドレス
エリアにバンク切替制御プログラムを記憶すると共に、
前記第１のメモリバンクに割込処理プログラムを、且つ
、前記第２のメモリバンクに所定のレジスタに前記割込
処理プログラムのアドレスを格納する割込制御プログラ
ムを記憶し、前記第２のメモリバンク内の処理プログラ
ムを実行している際割込みが発した時は、前記割込制御
プログラム実行後、前記バンク切替制御プログラムに移
り、該プログラムで前記第１のメモリバンクへの切替を
行い、切替後前記所定のレジスタ内容に基づき前記割込
処理プログラムを呼出し、該割込処理プログラムを実行
し、実行後再び前記バンク切替制御プログラムに移って
、第２のメモリバンクへの切替を行い、該切替後前記処
理プログラムへ復帰することを特徴とした割込制御方式
。 - （２）処理プログラムを記憶する第１及び第２のメモリ
バンクを備え、該両メモリバンクの特定の同一アドレス
エリアにバンク切替制御プログラムを記憶すると共に、
前記第１のメモリバンクに割込処理プログラムを記憶し
、前記第２のメモリバンク内の処理プログラムを実行し
ている際割込みが発生した時は、前記バンク切替制御プ
ログラムに移り該プログラムで前記第１のメモリバンク
への切替を行い、切替後前記割込処理プログラムを呼出
して該割込処理プログラムを実行し、実行後再び前記バ
ンク切替制御プログラムに移って、第２のメモリバンク
への切替を行い、該切替後前記処理プログラムへ復帰す
ることを特徴とした割込制御方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63041536A JPH01216433A (ja) | 1988-02-24 | 1988-02-24 | 割込制御方式 |
| US07/313,677 US5146581A (en) | 1988-02-24 | 1989-02-22 | Subprogram executing data processing system having bank switching control storing in the same address area in each of memory banks |
| DE68924719T DE68924719T2 (de) | 1988-02-24 | 1989-02-24 | Vorrichtung und Verfahren zur Ausführung eines Unterprogramms in einem Datenverarbeitungssystem mit Blockumschaltung. |
| EP89103296A EP0330226B1 (en) | 1988-02-24 | 1989-02-24 | Apparatus of and method for executing subprogram in bank switching data processing system |
| KR1019890002294A KR920006614B1 (ko) | 1988-02-24 | 1989-02-24 | 뱅크스위칭 방식의 데이터 처리 시스템에 있어서의 서브프로그램장치 및 그 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63041536A JPH01216433A (ja) | 1988-02-24 | 1988-02-24 | 割込制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01216433A true JPH01216433A (ja) | 1989-08-30 |
Family
ID=12611137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63041536A Pending JPH01216433A (ja) | 1988-02-24 | 1988-02-24 | 割込制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01216433A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5411923A (en) * | 1988-11-24 | 1995-05-02 | Ngk Spark Plug Co., Ltd. | Silicon nitride base sintered body |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6314241A (ja) * | 1986-07-04 | 1988-01-21 | Hitachi Ltd | メモリ拡張方式 |
-
1988
- 1988-02-24 JP JP63041536A patent/JPH01216433A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6314241A (ja) * | 1986-07-04 | 1988-01-21 | Hitachi Ltd | メモリ拡張方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5411923A (en) * | 1988-11-24 | 1995-05-02 | Ngk Spark Plug Co., Ltd. | Silicon nitride base sintered body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4636944A (en) | Multi-level priority micro-interrupt controller | |
| KR100495240B1 (ko) | 프로세서 시스템 | |
| JP2003058381A (ja) | プログラムによる例外処理設定を可能にしたプロセッサ | |
| JP2677458B2 (ja) | システムコール実行装置 | |
| JPH01297732A (ja) | 割込制御方式 | |
| JPH06230985A (ja) | タスク制御回路、及びマイクロプロセッサ | |
| JPH01267751A (ja) | プログラム遷移方式 | |
| JPH04286046A (ja) | 割込み制御装置 | |
| JPH0442328A (ja) | 情報処理装置の割り込み制御方式 | |
| JPS58142464A (ja) | マイクロプロセツサ | |
| JPH0363866A (ja) | マスタースレーブプロセッサ | |
| JPS6395543A (ja) | マイクロプログラム制御装置 | |
| JPH01216428A (ja) | メモリバンクのサブルーチン実行方式 | |
| KR0164769B1 (ko) | 시스템 프로그램 실행 방법 | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPS60126731A (ja) | プログラム制御方法 | |
| JPH0340075A (ja) | マイクロコンピュータ | |
| JPS6337439B2 (ja) | ||
| JPH0553830A (ja) | 割込み制御回路 | |
| JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
| JPS6254340A (ja) | 情報処理装置 | |
| JPS607295B2 (ja) | デ−タ処理装置 | |
| JPH0415831A (ja) | 時分割マルチタスク制御装置 | |
| JPH09269899A (ja) | 情報処理装置 | |
| JPH04138582A (ja) | 単一命令型並列計算機 |