JPH01292833A - 電子装置作製方法 - Google Patents
電子装置作製方法Info
- Publication number
- JPH01292833A JPH01292833A JP63124361A JP12436188A JPH01292833A JP H01292833 A JPH01292833 A JP H01292833A JP 63124361 A JP63124361 A JP 63124361A JP 12436188 A JP12436188 A JP 12436188A JP H01292833 A JPH01292833 A JP H01292833A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- jig
- protective film
- substrate
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01515—Forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は半導体装置等の電子装置のワイヤボンディン
グ後の保護膜形成方法およびその後の封止に関する。
グ後の保護膜形成方法およびその後の封止に関する。
この発明は、プラスチック・モールド封止に関し、ファ
イナルコーティング用保護膜形成を半導体チップ（トラ
ンジスタまたはそれが複数個集積化された半導体装置を
以下チップという）の表面のみならず、ワイヤボンド用
パッドにボンディングされた金属細線（２５μφ）の少
なくともパッド近傍にコーティングすることにより、コ
ロ−ジョン（腐食）を防ぐことを目的としている。
イナルコーティング用保護膜形成を半導体チップ（トラ
ンジスタまたはそれが複数個集積化された半導体装置を
以下チップという）の表面のみならず、ワイヤボンド用
パッドにボンディングされた金属細線（２５μφ）の少
なくともパッド近傍にコーティングすることにより、コ
ロ−ジョン（腐食）を防ぐことを目的としている。
この発明は、プラスチック・モールド・パッケージにお
いて、信頼性を低下する水等の湿度が単にプラスチック
・パッケージのバルクのみならず、ワイヤを伝わり侵入
する水、リードフレームの表面を伝わって侵入する水に
対しても、ブロッキング効果を有した、高信鎖性の半導
体装置を設けたことを特徴としている。
いて、信頼性を低下する水等の湿度が単にプラスチック
・パッケージのバルクのみならず、ワイヤを伝わり侵入
する水、リードフレームの表面を伝わって侵入する水に
対しても、ブロッキング効果を有した、高信鎖性の半導
体装置を設けたことを特徴としている。
この発明は、窒化珪素等の劣化防止用の保護膜形成（フ
ァイナル・コーティング）をウェハ・レベルにて行うの
ではなく、チップをグイボンディング（ダイアタッチと
もいう）し、さらにワイヤ・ボンディングを完了した後
、チップ表面のみならずワイヤおよびアルミニューム・
パッドに対しても、同時に外部加熱をすることなく、好
ましくは室温（プラズマによる自己発熱は若干ある）で
プラズマ気相法により行うことにより、これら全ての表
面に保護膜コーティングを施し、その後にプラスチック
・モールド処理による封止を行うことを特徴としている
。
ァイナル・コーティング）をウェハ・レベルにて行うの
ではなく、チップをグイボンディング（ダイアタッチと
もいう）し、さらにワイヤ・ボンディングを完了した後
、チップ表面のみならずワイヤおよびアルミニューム・
パッドに対しても、同時に外部加熱をすることなく、好
ましくは室温（プラズマによる自己発熱は若干ある）で
プラズマ気相法により行うことにより、これら全ての表
面に保護膜コーティングを施し、その後にプラスチック
・モールド処理による封止を行うことを特徴としている
。
「従来の技術」
従来、本発明人による特許願（半導体装置作製方法 昭
和５８年特許願第１０６４５２号 昭和５８年６月１４
日出願）が知られている。
和５８年特許願第１０６４５２号 昭和５８年６月１４
日出願）が知られている。
チップのファイナル・コーティングは、ウェハ・レベル
にて行っていた。このため、その後工程にくるワイヤ・
ボンディング用のパッド部のアルミニューム（一般には
１００μ×１００μ）はエポキシ・モールド一部に露呈
してしまっていた。
にて行っていた。このため、その後工程にくるワイヤ・
ボンディング用のパッド部のアルミニューム（一般には
１００μ×１００μ）はエポキシ・モールド一部に露呈
してしまっていた。
このためアルミニューム・パッドはコロ−ジョンを起こ
しやすく、半導体装置の特性劣化、信頼性低下を誘発し
てしまっていた。
しやすく、半導体装置の特性劣化、信頼性低下を誘発し
てしまっていた。
本発明はかかる従来のＤＩＰにおきる信頼性の低下を防
ぐための保護膜形成方法に関するものである。
ぐための保護膜形成方法に関するものである。
「発明の構成」
第１図は本発明構造のプラスチックＤＩＰの縦断面図を
示す。
示す。
図面において、ダイ（３５°）に密着させたチップ（２
８）と、このチップのアルミニューム・パッド（３８）
とステム（３５）との間に金線（３９）のワイヤボンド
を行い、さらにこのチップ（２８）表面、パッド（３８
）表面、ワイヤ（３９）表面（特にパッド近傍表面）に
対し、劣化防止用保護膜特に、窒化珪素膜（２７）のコ
ーティングを行う。
８）と、このチップのアルミニューム・パッド（３８）
とステム（３５）との間に金線（３９）のワイヤボンド
を行い、さらにこのチップ（２８）表面、パッド（３８
）表面、ワイヤ（３９）表面（特にパッド近傍表面）に
対し、劣化防止用保護膜特に、窒化珪素膜（２７）のコ
ーティングを行う。
さらに好ましくはワイヤ全体のみならずステム（３５）
上面およびそこにボンディングされたワイヤの表面に対
しても、コーティング（２７’）をしたものである。
上面およびそこにボンディングされたワイヤの表面に対
しても、コーティング（２７’）をしたものである。
この窒化珪素膜の如き保護膜は室温において、珪化物気
体とアンモニアとを反応炉に導入し、そこに電気エネル
ギを供給するいわゆるプラズマ気相法により形成せしめ
た。
体とアンモニアとを反応炉に導入し、そこに電気エネル
ギを供給するいわゆるプラズマ気相法により形成せしめ
た。
かくの如くして、窒化珪素膜の如き劣化防止用保護膜を
３００〜５０００人、一般には約１０００人の厚さに形
成した後、公知のインジェクシヨン・モールド法により
エポキシ（例えば４１０Ｂ）モールド法により注入・封
止させた。さらにフレームをリード部（３７）にて曲げ
、かつタイバーを切断する。さらにリード部を酸洗いを
行った後、リードにハンダメツキを行った。
３００〜５０００人、一般には約１０００人の厚さに形
成した後、公知のインジェクシヨン・モールド法により
エポキシ（例えば４１０Ｂ）モールド法により注入・封
止させた。さらにフレームをリード部（３７）にて曲げ
、かつタイバーを切断する。さらにリード部を酸洗いを
行った後、リードにハンダメツキを行った。
かかる本発明の半導体装置の構造において、信頼性が低
下をするモールドバルクからの水の侵入（３３）、 ワ
イヤ（３９）表面を伝わる侵入（３３’）、クラックか
らの水の侵入（３３” ）＋ （３３” ’）のすべて
に対しコロ−ジョンを防ぐことができるようになった。
下をするモールドバルクからの水の侵入（３３）、 ワ
イヤ（３９）表面を伝わる侵入（３３’）、クラックか
らの水の侵入（３３” ）＋ （３３” ’）のすべて
に対しコロ−ジョンを防ぐことができるようになった。
特にアルミニューム・パッド（３８）の全ての表面が直
接モールド材に露呈・接触していない、加えて窒化珪素
膜は水、塩素に対するブロッキング効果（マスク効果）
が大きい。このため本発明構造の半導体においては、Ｐ
ＣＴ （プレッシャー・クツカー・テスト） １０ａ
ｔｏｍ、１００時間、１５０°Ｃの条件下においても、
まったく不良が観察されず、従来のＩＣチップが５０〜
ｌＯＯフイツトの不良率を有していたが、５〜１０フイ
ツトにまでその不良率を下げることが可能になった。
接モールド材に露呈・接触していない、加えて窒化珪素
膜は水、塩素に対するブロッキング効果（マスク効果）
が大きい。このため本発明構造の半導体においては、Ｐ
ＣＴ （プレッシャー・クツカー・テスト） １０ａ
ｔｏｍ、１００時間、１５０°Ｃの条件下においても、
まったく不良が観察されず、従来のＩＣチップが５０〜
ｌＯＯフイツトの不良率を有していたが、５〜１０フイ
ツトにまでその不良率を下げることが可能になった。
第２図は本発明のチップがフレームにボンディングされ
た構造の基板およびそれを複数個集合させた基体（２）
を複数配設させ、プラズマ気相法により窒化珪素膜のコ
ーティングを行うための装置の概要を示す。
た構造の基板およびそれを複数個集合させた基体（２）
を複数配設させ、プラズマ気相法により窒化珪素膜のコ
ーティングを行うための装置の概要を示す。
図面において、反応系（６）、ドーピング系（５）を有
している。
している。
反応系は、反応室（１）と予備室（７）とを有し、ゲー
ト弁（８） 、 （９）とを存している。反応室（１）
は内側に供給側フードを有し、フード（１３）のノズル
より入口側（３）よりの反応性気体を下方向に吹き出し
、プラズマ反応をさせ、基板または基体上に保護膜形成
を行った。反応後は排出側フード（１４）より排気口（
４）を経てバルブ（２１）、真空ポンプ（２０）に至る
。高周波電源（１０）よりの電気エネルギはマツチング
トランス（２３）をへて、１〜５００ＭＨｚ例えば１３
．５６ＭＨｚの周波数を上下間の一対の同じ大きさの網
状電極（１１） 、（１１’）（１１’）に加える。さ
らにマツチングトランスの中点（２５’）は接地レベル
（２５）とし、ここと基体（２）との間にはバイアス（
１２）、ＤＣまたはＡＣバイアス（１〜５００ＫＨｚ例
えば５０ＫＨｚ）を加えた。また周辺の枠構造のホルダ
（４０）は導体の場合は接地レベルとし、また絶縁体で
あってもよい。そして反応性気体は一対の電極（１１）
、 （１２）により供給された高周波エネルギにより励
起され、また低周波バイアスエネルギにより被形成面を
有する電子部品がバイアス印加され、ワイヤボンドがな
され、このチップ、ボンディングワイヤおよびその近傍
にコーティングされるようにした。このプラズマ活性状
態において、被膜の被形成体（２）（以下基体（２）と
いう）はサポータ（４０′）上に配設された枠構造のホ
ルダ（４０）内に一対の電極間の電界の方向に平行にし
、さらにいずれの電極（１１）、（１２）からも離間さ
せている。そして複数の基板は互いに一定の間隔（３〜
１３ｃｍ例えば８ｃｍ ）または概略一定の間隔を有し
て配設されている。この多数の基体（２）は、グロー放
電により作られるプラズマ中の陽光社内に配設される。
ト弁（８） 、 （９）とを存している。反応室（１）
は内側に供給側フードを有し、フード（１３）のノズル
より入口側（３）よりの反応性気体を下方向に吹き出し
、プラズマ反応をさせ、基板または基体上に保護膜形成
を行った。反応後は排出側フード（１４）より排気口（
４）を経てバルブ（２１）、真空ポンプ（２０）に至る
。高周波電源（１０）よりの電気エネルギはマツチング
トランス（２３）をへて、１〜５００ＭＨｚ例えば１３
．５６ＭＨｚの周波数を上下間の一対の同じ大きさの網
状電極（１１） 、（１１’）（１１’）に加える。さ
らにマツチングトランスの中点（２５’）は接地レベル
（２５）とし、ここと基体（２）との間にはバイアス（
１２）、ＤＣまたはＡＣバイアス（１〜５００ＫＨｚ例
えば５０ＫＨｚ）を加えた。また周辺の枠構造のホルダ
（４０）は導体の場合は接地レベルとし、また絶縁体で
あってもよい。そして反応性気体は一対の電極（１１）
、 （１２）により供給された高周波エネルギにより励
起され、また低周波バイアスエネルギにより被形成面を
有する電子部品がバイアス印加され、ワイヤボンドがな
され、このチップ、ボンディングワイヤおよびその近傍
にコーティングされるようにした。このプラズマ活性状
態において、被膜の被形成体（２）（以下基体（２）と
いう）はサポータ（４０′）上に配設された枠構造のホ
ルダ（４０）内に一対の電極間の電界の方向に平行にし
、さらにいずれの電極（１１）、（１２）からも離間さ
せている。そして複数の基板は互いに一定の間隔（３〜
１３ｃｍ例えば８ｃｍ ）または概略一定の間隔を有し
て配設されている。この多数の基体（２）は、グロー放
電により作られるプラズマ中の陽光社内に配設される。
さらにこの基体は第３図（Ａ）に示す如く、その次工程
の有機樹脂のトランスファモールド工程で一度に注入す
る手段または基板の配設手段用のジグと同一ジグを金属
材料で作り、ここに電気的にＡＣバイアスが加わるよう
になっている。
の有機樹脂のトランスファモールド工程で一度に注入す
る手段または基板の配設手段用のジグと同一ジグを金属
材料で作り、ここに電気的にＡＣバイアスが加わるよう
になっている。
第３図（＾）は基体（２）においてリードフレーム上に
半導体装１ （３５’ ）がボンディングされた電子装
置（２９）を５〜２５ケ、ユニット化した基板（４１）
を１０〜５０ケ有する。そして複数の半導体チップがボ
ンディングされた１本のリードフレーム（４１）（基板
）のＡ−Ａ’の縦断面図を第３図（Ｂ）に示す。第３図
（Ｂ）において、ジグ（４４）はリードフレーム（３５
） 。
半導体装１ （３５’ ）がボンディングされた電子装
置（２９）を５〜２５ケ、ユニット化した基板（４１）
を１０〜５０ケ有する。そして複数の半導体チップがボ
ンディングされた１本のリードフレーム（４１）（基板
）のＡ−Ａ’の縦断面図を第３図（Ｂ）に示す。第３図
（Ｂ）において、ジグ（４４）はリードフレーム（３５
） 。
半導体チップ（３５′）、金属線（３９）よりなる。
第１図における反応性気体はフード（１３）より枠構造
のホルダ（４０）の内側およびフード（１４）により囲
まれた内側にてプラズマ活性状態で基板上に被膜形成が
なされ、フレークが反応室内で作られないようにさせて
いる。以下に実施例に従って概略を示す。
のホルダ（４０）の内側およびフード（１４）により囲
まれた内側にてプラズマ活性状態で基板上に被膜形成が
なされ、フレークが反応室内で作られないようにさせて
いる。以下に実施例に従って概略を示す。
第２図に示すごとき本発明方法におけるＰＣＶＤ法は、
基板にＡＣバイアスを加え、かつプラズマ陽光社内に保
持され、かつ窒化珪素膜を形成するに際し外部より加熱
をしなくても充分に緻密な絶縁膜を作ることができると
いう特徴を有する。
基板にＡＣバイアスを加え、かつプラズマ陽光社内に保
持され、かつ窒化珪素膜を形成するに際し外部より加熱
をしなくても充分に緻密な絶縁膜を作ることができると
いう特徴を有する。
そのプロセス上の１例を以下に示す。
「実施例ＩＪ
第２図のプラズマＣＶＤ装置において、ドーピング系は
珪化物気体であるジシラン（ＳｉＪ６）を（１７）より
、また窒化物気体であるアンモニアを（１６）より、キ
ャリアガスでる窒素を（１５）より供給している。それ
らは流量計（１８）、バルブ（１９）により制御されて
いる。
珪化物気体であるジシラン（ＳｉＪ６）を（１７）より
、また窒化物気体であるアンモニアを（１６）より、キ
ャリアガスでる窒素を（１５）より供給している。それ
らは流量計（１８）、バルブ（１９）により制御されて
いる。
例えば、基板温度は外部加熱を特に積極的に行わない室
温（プラズマによる自己加熱を含む）とし、Ｎ１１３／
５ｉｚｔ１６／Ｎｚ ＝ １／３１５とした。さらに１
３．５６ＭＨｚの周波数によりＩＫ専の出力を一対の電
極（１１） 。
温（プラズマによる自己加熱を含む）とし、Ｎ１１３／
５ｉｚｔ１６／Ｎｚ ＝ １／３１５とした。さらに１
３．５６ＭＨｚの周波数によりＩＫ専の出力を一対の電
極（１１） 。
（１１’）に供給した。またＡＣバイアス用の５０ＫＨ
ｚの周波数の電気エネルギ（２４）を基体（２）に１０
０〜５０〇−の出力で加える。かくして平均１０００人
（１０００人±２００人）に約１０分（平均速度３Ａ／
秒）の被膜形成を行った。
ｚの周波数の電気エネルギ（２４）を基体（２）に１０
０〜５０〇−の出力で加える。かくして平均１０００人
（１０００人±２００人）に約１０分（平均速度３Ａ／
秒）の被膜形成を行った。
窒化珪素膜はその絶縁耐圧８ Ｘ１０’Ｖ／ｃｍ以上を
有し、比抵抗は２Ｘ１０”ΩｃＩ１１であった。赤外線
吸収スペクトルでは８６４ｃｎ＋ −’の５ｔ−Ｎ結合
の吸収ピークを有し、屈折率は１．７〜１．８であった
。
有し、比抵抗は２Ｘ１０”ΩｃＩ１１であった。赤外線
吸収スペクトルでは８６４ｃｎ＋ −’の５ｔ−Ｎ結合
の吸収ピークを有し、屈折率は１．７〜１．８であった
。
１／ｌ０ＨＦ （水で４８χ濃度に希釈した弗酸）の溶
液で３〜１０Ａ／秒のエツチング速度を有し、公知の窒
化珪素膜のそれは３０Ａ７秒であるに比べて１７３と小
さかった。成膜された窒化珪素膜は室温での成膜にもか
かわらず、きわめて緻密な特性を有している。このため
、本発明の劣化防止用保護膜として用いることが可能と
なった。
液で３〜１０Ａ／秒のエツチング速度を有し、公知の窒
化珪素膜のそれは３０Ａ７秒であるに比べて１７３と小
さかった。成膜された窒化珪素膜は室温での成膜にもか
かわらず、きわめて緻密な特性を有している。このため
、本発明の劣化防止用保護膜として用いることが可能と
なった。
ホルダ（４０）は枠の内側の大きさ６０ｃｍ Ｘ ６０
ｃｍを有し、電極間距離は３０ｃｍ （有効２０ｃｍ
）としている。
ｃｍを有し、電極間距離は３０ｃｍ （有効２０ｃｍ
）としている。
また第２図の基体（２）の部分を拡大した図面を第３図
に示す。
に示す。
第３図において、（Ａ）はプレスモールド注入装置にお
けるリードフレーム１０ケ付の基板側のジグである。こ
のジグのＡ−Ａ’の断面図を（Ｂ）に示す。
けるリードフレーム１０ケ付の基板側のジグである。こ
のジグのＡ−Ａ’の断面図を（Ｂ）に示す。
チップ（２８）をワイヤ（３９）でフレーム（３５）に
ボンディングをしてあり、これらが複数ケリードフレー
ム上に配設されている。このフレームを１０ケ並べてい
るこのジグ（２）ではモールド部材は（４２）よりパス
（４３）をへて領域（４１）を加熱加圧して注入するよ
うになっている。このジグの大きさ、フレーム上でのチ
ップの数は仕様によって変更され得る。
ボンディングをしてあり、これらが複数ケリードフレー
ム上に配設されている。このフレームを１０ケ並べてい
るこのジグ（２）ではモールド部材は（４２）よりパス
（４３）をへて領域（４１）を加熱加圧して注入するよ
うになっている。このジグの大きさ、フレーム上でのチ
ップの数は仕様によって変更され得る。
第３図（Ｃ）は、リード部の右側を省略した１６ビンの
例を示している。そして４２７０イまたは銅フレーム（
３５）のステムとチップ（３５’）とのポンディングパ
ッドとの間に直接的にボンディングをしている。しかし
この形状以外の任意のピン数、形状をも同様に有せしめ
ることが可能であることはいうまでもない。
例を示している。そして４２７０イまたは銅フレーム（
３５）のステムとチップ（３５’）とのポンディングパ
ッドとの間に直接的にボンディングをしている。しかし
この形状以外の任意のピン数、形状をも同様に有せしめ
ることが可能であることはいうまでもない。
即ち、本発明の作製方法は、単に窒化珪素膜をワイヤボ
ンドした後にコーティングするという特長を有するのみ
ならず、パッド、チップ表面に対しても均一な膜厚をコ
ーティングする。そしてこのため、リードフレーム（３
５） （第３図（Ｃ））の導体を用いてＡＣバイアスを
成膜中にすべてのフレームに同じく加えることができる
ため、きわめて緻密な膜厚を作ることができる。また反
応性気体の活性化は高周波を用いるため活性化率を高く
することができた。
ンドした後にコーティングするという特長を有するのみ
ならず、パッド、チップ表面に対しても均一な膜厚をコ
ーティングする。そしてこのため、リードフレーム（３
５） （第３図（Ｃ））の導体を用いてＡＣバイアスを
成膜中にすべてのフレームに同じく加えることができる
ため、きわめて緻密な膜厚を作ることができる。また反
応性気体の活性化は高周波を用いるため活性化率を高く
することができた。
なお本発明においては、ＰＣＶＤ法において、電気エネ
ルギーのみならず、１０〜１５μの波長の遠赤外線また
は３００ｎｍ以下の紫外光を同時に加えた光エネルギを
用いるフォトＣｖＤ（またはフォトＦＰＣＶＤ）法を併
用することは有効である。
ルギーのみならず、１０〜１５μの波長の遠赤外線また
は３００ｎｍ以下の紫外光を同時に加えた光エネルギを
用いるフォトＣｖＤ（またはフォトＦＰＣＶＤ）法を併
用することは有効である。
本発明における保護膜は窒化珪素膜とした。しかしこれ
をＤＬＣ（ダイヤモンド・ライク・カーボン）膜、酸化
珪素膜、その他の絶縁膜の単層または多層膜であっても
よい。
をＤＬＣ（ダイヤモンド・ライク・カーボン）膜、酸化
珪素膜、その他の絶縁膜の単層または多層膜であっても
よい。
さらに本発明において、電子部品チップは半導体素子と
して示したが、その他、抵抗、コンデンサであってもよ
（、ボンディングもワイヤボンディングのみならずフリ
ップチップボンディング、ハンダバンプボンディングで
もよい。
して示したが、その他、抵抗、コンデンサであってもよ
（、ボンディングもワイヤボンディングのみならずフリ
ップチップボンディング、ハンダバンプボンディングで
もよい。
上述した説明においては、リードフレーム上に半導体チ
ップを載置した場合について述べているが、本発明は特
にリードフレームに限るものではなく、リードフレーム
と同様の機能を持つものであっても、同様の効果が期待
できるものである。
ップを載置した場合について述べているが、本発明は特
にリードフレームに限るものではなく、リードフレーム
と同様の機能を持つものであっても、同様の効果が期待
できるものである。
第１図は本発明のデュアル・イン・ライン製プラスチッ
ク・パンケージ半導体装置を示す。 第２図は本発明方法を実施するためのプラズマ気相反応
装置の概要を示す。 第３図は第２図の装置のうちの基体部の拡大図を示す。
ク・パンケージ半導体装置を示す。 第２図は本発明方法を実施するためのプラズマ気相反応
装置の概要を示す。 第３図は第２図の装置のうちの基体部の拡大図を示す。
Claims (1)
- 【特許請求の範囲】 １、リードフレーム上に電子部品チップを直接または間
接的にボンディングした電子装置を複数個配設した基板
上または該基板を集合させた基体上にプラズマ雰囲気を
用いて前記電子部品、ボンディング部およびその周辺に
保護膜形成を行うに際し、その後の工程の前記チップを
樹脂封止するプレス注入機のモールド注入手段または前
記基板配設手段に用いるジグと前記電子装置を配設させ
たジグとを共用して用い、該ジグを前記プラズマ雰囲気
を用いた保護膜形成工程において基体の一部として用い
ることを特徴とする電子装置作製方法。 ２、リードフレームに配設された半導体チップと、該チ
ップのボンディング用パッドは、前記リードフレームの
ステムとの間にワイヤボンディングがなされた半導体装
置における前記半導体チップ、ボンディング部およびそ
の周辺に保護膜形成を行うに際し、その後の工程のプラ
スチック部材による樹脂封止を行うプレスモールド後の
モールド注入手段または前記規範配設手段に用いるジグ
と同一のジグを用いて保護膜形成を行うことを特徴とす
る電子装置作製方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63124361A JPH01292833A (ja) | 1988-05-19 | 1988-05-19 | 電子装置作製方法 |
| DE68923732T DE68923732T2 (de) | 1988-05-19 | 1989-05-18 | Verfahren zur Herstellung einer elektrischen Vorrichtung. |
| KR1019890006744A KR900019177A (ko) | 1988-05-19 | 1989-05-18 | 전기 장치 및 제조방법 |
| EP89108973A EP0342681B1 (en) | 1988-05-19 | 1989-05-18 | Method of manufacturing an electrical device |
| CN89103436A CN1020317C (zh) | 1988-05-19 | 1989-05-19 | 电气器件的制造方法 |
| US07/572,331 US5096851A (en) | 1988-05-19 | 1990-08-24 | Method of packaging an electronic device using a common holder to carry the device in both a cvd and molding step |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63124361A JPH01292833A (ja) | 1988-05-19 | 1988-05-19 | 電子装置作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01292833A true JPH01292833A (ja) | 1989-11-27 |
Family
ID=14883498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63124361A Pending JPH01292833A (ja) | 1988-05-19 | 1988-05-19 | 電子装置作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01292833A (ja) |
-
1988
- 1988-05-19 JP JP63124361A patent/JPH01292833A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5147822A (en) | Plasma processing method for improving a package of a semiconductor device | |
| US5208467A (en) | Semiconductor device having a film-covered packaged component | |
| JPH0244738A (ja) | 電子装置作製方法 | |
| US6191492B1 (en) | Electronic device including a densified region | |
| EP0342681B1 (en) | Method of manufacturing an electrical device | |
| US5438222A (en) | Electronic device with plural pad connection of semiconductor chip to leads | |
| US6756670B1 (en) | Electronic device and its manufacturing method | |
| US5192995A (en) | Electric device utilizing antioxidation film between base pad for semiconductor chip and organic encapsulating material | |
| JP3786465B2 (ja) | 半導体装置及びその製造方法 | |
| JP2684387B2 (ja) | 電子装置およびその作製方法 | |
| US5121187A (en) | Electric device having a leadframe covered with an antioxidation film | |
| JPS59231840A (ja) | 半導体装置作成方法 | |
| JP2802650B2 (ja) | 電子装置 | |
| JPH01292833A (ja) | 電子装置作製方法 | |
| JPH01292846A (ja) | 電子装置作製方法 | |
| JPH01292849A (ja) | 電子装置作製方法 | |
| JPH0260154A (ja) | リードフレームおよびそれを用いた電子装置の作製方法 | |
| EP1134800B1 (en) | Semiconductor device baking method | |
| JPH0276249A (ja) | 電子装置およびその作製方法 | |
| JPH0383353A (ja) | 電子装置の作製方法 | |
| JPH0239461A (ja) | 半導体装置 | |
| JPH02106952A (ja) | 電子装置 | |
| JPH0383351A (ja) | 電子装置作製方法 | |
| JP2683694B2 (ja) | 電子装置の作製方法 | |
| JPH02106954A (ja) | 電子装置 |