JPH01292864A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01292864A JPH01292864A JP12189588A JP12189588A JPH01292864A JP H01292864 A JPH01292864 A JP H01292864A JP 12189588 A JP12189588 A JP 12189588A JP 12189588 A JP12189588 A JP 12189588A JP H01292864 A JPH01292864 A JP H01292864A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- tunnel oxide
- water vapor
- inert gas
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
不揮発性メモリなどの半導体装置の製造方法、特に、フ
ローティングゲート形ＥＥＦＲＯＭなどのトンネル酸化
膜の形成方法として、不活性キャリアガス中に水蒸気の
みを含ませて酸化を行う半導体装置の製造方法に関し、 ＥＥＰＲＯＭなどの不揮発性半導体メモリにおいて、絶
縁耐圧が高い良質なトンネル酸化膜が形成でき、不良ビ
ットを少なくできる半導体装置の製造方法を提供するこ
とを目的とし、 電気的に書き込み消去可能なフローティングゲート形Ｒ
ＯＭの製造方法において、 前記フローティングゲートを構成するトンネル酸化膜を
、不活性なキャリアガス中に加熱した水蒸気を含ませた
雰囲気中で、単結晶シリコン基板を酸化することにより
形成することを特徴とする半導体装置の製造方法を含み
構成する。
ローティングゲート形ＥＥＦＲＯＭなどのトンネル酸化
膜の形成方法として、不活性キャリアガス中に水蒸気の
みを含ませて酸化を行う半導体装置の製造方法に関し、 ＥＥＰＲＯＭなどの不揮発性半導体メモリにおいて、絶
縁耐圧が高い良質なトンネル酸化膜が形成でき、不良ビ
ットを少なくできる半導体装置の製造方法を提供するこ
とを目的とし、 電気的に書き込み消去可能なフローティングゲート形Ｒ
ＯＭの製造方法において、 前記フローティングゲートを構成するトンネル酸化膜を
、不活性なキャリアガス中に加熱した水蒸気を含ませた
雰囲気中で、単結晶シリコン基板を酸化することにより
形成することを特徴とする半導体装置の製造方法を含み
構成する。
本発明は、不揮発性メモリなどの半導体装置の製造方法
、特に、フローティングゲート形ＥＥＦＲＯＭなどのト
ンネル酸化膜の形成方法として、不活性キャリアガス中
に水蒸気のみを含ませて酸化を行う半導体装置の製造方
法に関する。
、特に、フローティングゲート形ＥＥＦＲＯＭなどのト
ンネル酸化膜の形成方法として、不活性キャリアガス中
に水蒸気のみを含ませて酸化を行う半導体装置の製造方
法に関する。
従来、電気的に書き込み消去可能な不揮発性の半導体メ
モリとして、フローティングゲート形のＥＥＰＲＯＭ（
Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏ
ｇｒａｍｍａｂｌｅＲＯＭ）が知られている。このＥＥ
ＦＲＯＭ ４よ、ゲート酸化膜下の一部をごり薄く形成
し、この薄いゲート酸化膜（トンネル酸化膜）を通して
流れるトンネル電流により、フローティングゲート中の
電荷を制御し、電気的に書き込み消去を行なっている。
モリとして、フローティングゲート形のＥＥＰＲＯＭ（
Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏ
ｇｒａｍｍａｂｌｅＲＯＭ）が知られている。このＥＥ
ＦＲＯＭ ４よ、ゲート酸化膜下の一部をごり薄く形成
し、この薄いゲート酸化膜（トンネル酸化膜）を通して
流れるトンネル電流により、フローティングゲート中の
電荷を制御し、電気的に書き込み消去を行なっている。
この薄いトンネル酸化膜は、酸化膜中のトンネル電流を
利用して、電荷のやりとりを行うため、印加される電界
は、ＩＯＭＶ／ｃｍ以上の高電界が加えられることにな
り、欠陥の少ない薄い良質な酸化膜の形成が要求される
。
利用して、電荷のやりとりを行うため、印加される電界
は、ＩＯＭＶ／ｃｍ以上の高電界が加えられることにな
り、欠陥の少ない薄い良質な酸化膜の形成が要求される
。
従来のトンネル酸化膜の形成方法としては、例えば、９
００°Ｃ程度の低温の乾燥酸素雰囲気によるドライ酸化
、高温の希釈酸化、キャリアガスが酸素である水蒸気酸
化法などが用いられてきた。
００°Ｃ程度の低温の乾燥酸素雰囲気によるドライ酸化
、高温の希釈酸化、キャリアガスが酸素である水蒸気酸
化法などが用いられてきた。
〔発明が解決しようとする課題〕
しかし、従来の酸素ガスを含む酸化による方法では必ず
しも十分良質な酸化膜が形成されず、高い絶縁耐圧を得
ることができなかった。そのため、高電界ストレスが加
えられたとき、絶縁破壊によりトンネル酸化膜が破壊し
てしまい、不良ビットの発生によりデータの書き換えが
できなくなる問題を生じていた。薄い酸化膜では、わず
かな欠陥も絶縁耐圧を低下させるため、良質な酸化膜の
形成方法が要求されている。
しも十分良質な酸化膜が形成されず、高い絶縁耐圧を得
ることができなかった。そのため、高電界ストレスが加
えられたとき、絶縁破壊によりトンネル酸化膜が破壊し
てしまい、不良ビットの発生によりデータの書き換えが
できなくなる問題を生じていた。薄い酸化膜では、わず
かな欠陥も絶縁耐圧を低下させるため、良質な酸化膜の
形成方法が要求されている。
そこで本発明は、ＥＥＦＲＯＭなどの不揮発性半導体メ
モリにおいて、絶縁耐圧が高い良質なトンネル酸化膜が
形成でき、不良ビットを少なくできる半導体装置の製造
方法を提供することを目的とする〔課題を解決する手段
〕 上記課題は、電気的に書き込み消去可能なフローティン
グゲート形ＲＯＭの製造方法において、前記フローティ
ングゲートを構成するトンネル酸化膜を、不活性なキャ
リアガス中に加熱した水蒸気を含ませた雰囲気中で、単
結晶シリコン基板を酸化することにより形成することを
特徴とする半導体装置の製造方法によって解決される。
モリにおいて、絶縁耐圧が高い良質なトンネル酸化膜が
形成でき、不良ビットを少なくできる半導体装置の製造
方法を提供することを目的とする〔課題を解決する手段
〕 上記課題は、電気的に書き込み消去可能なフローティン
グゲート形ＲＯＭの製造方法において、前記フローティ
ングゲートを構成するトンネル酸化膜を、不活性なキャ
リアガス中に加熱した水蒸気を含ませた雰囲気中で、単
結晶シリコン基板を酸化することにより形成することを
特徴とする半導体装置の製造方法によって解決される。
本発明は、不活性キャリアガス中に加熱した水蒸気を含
む雰囲気中で、水蒸気のみで単結晶シリコン基板を酸化
することにより、欠陥の少ない良質なトンネル酸化膜が
形成される。従って、絶縁耐圧が高くなり不良ビットが
少なくなる。
む雰囲気中で、水蒸気のみで単結晶シリコン基板を酸化
することにより、欠陥の少ない良質なトンネル酸化膜が
形成される。従って、絶縁耐圧が高くなり不良ビットが
少なくなる。
以下、本発明を図示の一実施例により具体的に説明する
。
。
第１図は本発明実施例の水蒸気酸化法の構成を示す図で
ある。
ある。
同図において、水蒸気酸化法は、恒温槽１１に設けられ
た容器１２内に、ヒータなどで０〜６０°Ｃ程度の温度
に加熱した純水１３が溜められ、この純水１３中にアル
ゴン（Ａｒ）、窒素（Ｎ２）などの不活性ガスをバブリ
ングさせて流し、この不活性ガス中に加熱した水蒸気を
含ませる。この水蒸気を含んだ不活性ガスは、後述のト
ンネル酸化膜を形成する単結晶シリコン基板１４が収納
される石英管１５中に導入され、水蒸気のみにより、８
００〜１０００”Ｃ程度の温度で単結晶シリコン基板１
４の酸化を行う。
た容器１２内に、ヒータなどで０〜６０°Ｃ程度の温度
に加熱した純水１３が溜められ、この純水１３中にアル
ゴン（Ａｒ）、窒素（Ｎ２）などの不活性ガスをバブリ
ングさせて流し、この不活性ガス中に加熱した水蒸気を
含ませる。この水蒸気を含んだ不活性ガスは、後述のト
ンネル酸化膜を形成する単結晶シリコン基板１４が収納
される石英管１５中に導入され、水蒸気のみにより、８
００〜１０００”Ｃ程度の温度で単結晶シリコン基板１
４の酸化を行う。
第２図は本発明実施例のＥＥＦＲＯＭのメモリセル部分
の断面図である。
の断面図である。
まず、同図に示す如く、通常の方法により、単結晶シリ
コン基板２１には、選択酸化法（ＬＯＣＯＳ法）により
フィールド酸化膜２２、素子形成領域にゲート酸化膜２
３、高濃度ｎ゛層２４が形成されている。
コン基板２１には、選択酸化法（ＬＯＣＯＳ法）により
フィールド酸化膜２２、素子形成領域にゲート酸化膜２
３、高濃度ｎ゛層２４が形成されている。
そして、レジストのマスクにより高濃度ｎ゛層２４上の
ゲート酸化膜２３の一部がフッ酸（）ＩＦ）などで除去
され、レジストが除去され・る。
ゲート酸化膜２３の一部がフッ酸（）ＩＦ）などで除去
され、レジストが除去され・る。
次に、同図に示す如く、不活性ガス中に加熱した水蒸気
を含む雰囲気により酸化し、トンネル酸化膜２５を形成
する。このトンネル酸化膜２５の形成方法は、上記第１
図に示す如く、キャリアガスとして、アルゴン（＾ｒ）
、窒素（Ｎ２）などの不活性ガスを用いて、純水１３中
に通してバブリングを行い、不活性ガス中に加熱した水
蒸気を含ませて石英管１５中に導入し酸化を行う。この
とき不活性ガスに含ませる純水１３の温度を３０°Ｃ１
酸化温度を９００°Ｃとして、１００人程度の膜厚のト
ンネル酸化膜２５を形成する。その後は、通常のＥＦＲ
ＯＭを形成する工程により、フローティングゲート用の
第１多結晶シリコン膜２６、眉間絶縁膜２７、コントロ
ールゲート用の第２多結晶シリコン膜２８を形成する。
を含む雰囲気により酸化し、トンネル酸化膜２５を形成
する。このトンネル酸化膜２５の形成方法は、上記第１
図に示す如く、キャリアガスとして、アルゴン（＾ｒ）
、窒素（Ｎ２）などの不活性ガスを用いて、純水１３中
に通してバブリングを行い、不活性ガス中に加熱した水
蒸気を含ませて石英管１５中に導入し酸化を行う。この
とき不活性ガスに含ませる純水１３の温度を３０°Ｃ１
酸化温度を９００°Ｃとして、１００人程度の膜厚のト
ンネル酸化膜２５を形成する。その後は、通常のＥＦＲ
ＯＭを形成する工程により、フローティングゲート用の
第１多結晶シリコン膜２６、眉間絶縁膜２７、コントロ
ールゲート用の第２多結晶シリコン膜２８を形成する。
上記酸化方法により形成したトンネル酸化膜２５は、水
蒸気のみにより酸化することにより欠陥の少ない良質な
膜が形成された。従来の酸化方法では、２万回程度の書
き込み消去により、不良ビットが数１００ビツトに達し
たのに対して、本実施例の方法では、２万回の書き込み
消去で不良ビットが発生しなかった。
蒸気のみにより酸化することにより欠陥の少ない良質な
膜が形成された。従来の酸化方法では、２万回程度の書
き込み消去により、不良ビットが数１００ビツトに達し
たのに対して、本実施例の方法では、２万回の書き込み
消去で不良ビットが発生しなかった。
なお、本発明においては、不活性キャリアガス中に加熱
した水蒸気を含ませた雰囲気中において酸化すればよい
。実施例においては、不活性キャリアガスを純水１３中
に通して、バブリングを行っているが、不活性キャリア
ガスを純水１３表面上を流すようにしてもよい。また、
不活性キャリアガスの種類は実施例に限定されない。
した水蒸気を含ませた雰囲気中において酸化すればよい
。実施例においては、不活性キャリアガスを純水１３中
に通して、バブリングを行っているが、不活性キャリア
ガスを純水１３表面上を流すようにしてもよい。また、
不活性キャリアガスの種類は実施例に限定されない。
さらに、本実施例では、純水１３をヒータなどで加熱し
、温度が６０°Ｃ以下のときに良い結果が得られた。
、温度が６０°Ｃ以下のときに良い結果が得られた。
以上説明したように本発明によれば、不揮発性の半導体
メモリの形成において、不活性ガスに水蒸気を含ませた
雰囲気中で単結晶シリコン基板を酸化しトンネル酸化膜
を形成することにより、絶縁耐圧が高く良質なトンネル
酸化膜が形成でき、不良ビットを少なくてき信転性を向
上することができる。
メモリの形成において、不活性ガスに水蒸気を含ませた
雰囲気中で単結晶シリコン基板を酸化しトンネル酸化膜
を形成することにより、絶縁耐圧が高く良質なトンネル
酸化膜が形成でき、不良ビットを少なくてき信転性を向
上することができる。
第１図は本発明実施例の水蒸気酸化法の構成図、第２図
は本発明実施例のＥＥＦＲＯＭのメモリセル部分の断面
図である。 図中、 １１は恒温槽、 １２は容器、 １３は純水、 １４は単結晶シリコン基板、 １５は石英管、 ２１は単結晶シリコン基板、 ２２はフィールド酸化膜、 ２３はゲート酸化膜、 ２５はトンネル酸化膜、 ２４は高濃度ｎ″層、 ２６は第１多結晶シリコン膜、 ２７は眉間絶縁膜、 ２８は第２多結晶シリコン膜 を示す。 特許出願人 富士通株式会社 代理人弁理士 久木元 彰 同 大管義之 ＠１菌 オｔヒ日月実→巾硲号ＩＬｔＥＥＰＲＯＭ、ｘメ七Ｉ）
セ；し虹１が道面ｍ第２図
は本発明実施例のＥＥＦＲＯＭのメモリセル部分の断面
図である。 図中、 １１は恒温槽、 １２は容器、 １３は純水、 １４は単結晶シリコン基板、 １５は石英管、 ２１は単結晶シリコン基板、 ２２はフィールド酸化膜、 ２３はゲート酸化膜、 ２５はトンネル酸化膜、 ２４は高濃度ｎ″層、 ２６は第１多結晶シリコン膜、 ２７は眉間絶縁膜、 ２８は第２多結晶シリコン膜 を示す。 特許出願人 富士通株式会社 代理人弁理士 久木元 彰 同 大管義之 ＠１菌 オｔヒ日月実→巾硲号ＩＬｔＥＥＰＲＯＭ、ｘメ七Ｉ）
セ；し虹１が道面ｍ第２図
Claims (1)
- 【特許請求の範囲】 電気的に書き込み消去可能なフローティングゲート形
ＲＯＭの製造方法において、 前記フローティングゲートを構成するトンネル酸化膜（
２５）を、不活性なキャリアガス中に加熱した水蒸気を
含ませた雰囲気中で、単結晶シリコン基板（２１）を酸
化することにより形成することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12189588A JPH01292864A (ja) | 1988-05-20 | 1988-05-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12189588A JPH01292864A (ja) | 1988-05-20 | 1988-05-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01292864A true JPH01292864A (ja) | 1989-11-27 |
Family
ID=14822564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12189588A Pending JPH01292864A (ja) | 1988-05-20 | 1988-05-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01292864A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0320088A (ja) * | 1989-06-16 | 1991-01-29 | Matsushita Electron Corp | 半導体記憶装置の製造方法 |
| US5959329A (en) * | 1995-03-18 | 1999-09-28 | Kabushiki Kaisha Toshiba | Insulating oxide film formed by high-temperature wet oxidation |
| JP2004056134A (ja) * | 2002-07-18 | 2004-02-19 | Hynix Semiconductor Inc | フラッシュメモリセル及びその製造方法とフラッシュメモリセルのプログラム／消去／読出方法 |
-
1988
- 1988-05-20 JP JP12189588A patent/JPH01292864A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0320088A (ja) * | 1989-06-16 | 1991-01-29 | Matsushita Electron Corp | 半導体記憶装置の製造方法 |
| US5959329A (en) * | 1995-03-18 | 1999-09-28 | Kabushiki Kaisha Toshiba | Insulating oxide film formed by high-temperature wet oxidation |
| US6368984B1 (en) | 1995-09-19 | 2002-04-09 | Kabushiki Kaisha Toshiba | Insulating film and method of forming the same |
| JP2004056134A (ja) * | 2002-07-18 | 2004-02-19 | Hynix Semiconductor Inc | フラッシュメモリセル及びその製造方法とフラッシュメモリセルのプログラム／消去／読出方法 |
| US7705395B2 (en) | 2002-07-18 | 2010-04-27 | Hynix Semiconductor Inc. | Flash memory cell and method of manufacturing the same and programming/erasing reading method of flash memory cell |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6248628B1 (en) | Method of fabricating an ONO dielectric by nitridation for MNOS memory cells | |
| US6228717B1 (en) | Method of manufacturing semiconductor devices with alleviated electric field concentration at gate edge portions | |
| US6613632B2 (en) | Fabrication method for a silicon nitride read-only memory | |
| US6188103B1 (en) | Method of forming sharp beak of poly by nitrogen implant to improve erase speed for split-gate flash | |
| WO2001031695A1 (en) | High temperature oxide deposition for eeprom devices | |
| JPH10163348A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US20020014654A1 (en) | Method and structure for an oxide layer overlying an oxidation-resistant layer | |
| US4727043A (en) | Method of manufacturing a non-volatile memory | |
| JPH07123146B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH0548631B2 (ja) | ||
| US5252847A (en) | Electrical erasable and programmable read-only memory and manufacturing method therefor | |
| JPH01292864A (ja) | 半導体装置の製造方法 | |
| JPH1154640A (ja) | 半導体デバイスおよびその製造方法 | |
| JPH0577188B2 (ja) | ||
| JPS593976A (ja) | 半導体不揮発性メモリの製造方法 | |
| JPH05343694A (ja) | 半導体不揮発性記憶素子の製造方法 | |
| US6017786A (en) | Method for forming a low barrier height oxide layer on a silicon substrate | |
| JP2002368142A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2550561B2 (ja) | 絶縁物薄膜の製造方法 | |
| JPS5834979A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| TWI305397B (ja) | ||
| JPH01292818A (ja) | 半導体装置の製造方法 | |
| JPS6343378A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPS63144577A (ja) | 不揮発性半導体記憶装置 | |
| JPH0917890A (ja) | 不揮発性半導体記憶装置の製造方法 |