JPH01293711A - データ識別回路 - Google Patents
データ識別回路Info
- Publication number
- JPH01293711A JPH01293711A JP63125217A JP12521788A JPH01293711A JP H01293711 A JPH01293711 A JP H01293711A JP 63125217 A JP63125217 A JP 63125217A JP 12521788 A JP12521788 A JP 12521788A JP H01293711 A JPH01293711 A JP H01293711A
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- pulse counter
- comparator
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、光フアイバ通信、無線通信、長距離有線通信
等でシリアル伝送されるデータを再生するデータ識別回
路に関する。
等でシリアル伝送されるデータを再生するデータ識別回
路に関する。
従来の技術
従来のデータ識別回路の一例を第３図に示す。
第３図において、１は入力信号、２は基準電圧源、３は
電圧コンパレータ、４はＤフリップフロップ、５はクロ
ック信号、６は出力データである。入力信号１は電圧コ
ンパレータ３で、ｒＩＪ、ｒＯＪの出力電圧となり、Ｄ
フリップフロップ４に入力する。Ｄフリップフロップ４
はクロック信号６が「１」からｒＯＪに変化した瞬間に
電圧コンパレータ３から入力された信号が「１」か「０
」かを判定し、データ出力としてその値を保持する。
電圧コンパレータ、４はＤフリップフロップ、５はクロ
ック信号、６は出力データである。入力信号１は電圧コ
ンパレータ３で、ｒＩＪ、ｒＯＪの出力電圧となり、Ｄ
フリップフロップ４に入力する。Ｄフリップフロップ４
はクロック信号６が「１」からｒＯＪに変化した瞬間に
電圧コンパレータ３から入力された信号が「１」か「０
」かを判定し、データ出力としてその値を保持する。
発明が解決しようとする課題
データ識別回路へ入力される信号は、伝送路の影響、外
乱ノイズの影響を受け、多くのひずみを含んでいる場合
が多い。従来の方式では、データが「１」かｒＯＪかを
判定するのはクロックが「１」から「０」に変化する一
瞬だけであシ、この−瞬にノイズが影響を及ぼしていた
場合は誤ったデータを出力してしまうという欠点があっ
た。
乱ノイズの影響を受け、多くのひずみを含んでいる場合
が多い。従来の方式では、データが「１」かｒＯＪかを
判定するのはクロックが「１」から「０」に変化する一
瞬だけであシ、この−瞬にノイズが影響を及ぼしていた
場合は誤ったデータを出力してしまうという欠点があっ
た。
本発明はこのような問題点を解決するもので、ノイズの
影響を受けにくくすることを目的とする。
影響を受けにくくすることを目的とする。
課題を解決するための手段
本発明は上記問題点を解決するために、受信信号を入力
しｒ Ｉ Ｊ 、 ｒＯＪの電圧信号を出力する電圧コ
ンパレータと、この電圧コンパレータのスレッンッルド
レベルを与える基準電圧源と、上記電圧コンパレータの
出力が「１」の時だけ作動する第１のパルスカウンタと
、上記電圧コンパレータの出力がｒＯＪＯ時だけ作動す
る第２のパルスカウンタと、上記第１．第２のパルスカ
ウンタのカウント数の大小を判定するデジタルコンパレ
ータと、受信信号中のデータのクロック周波数の少なく
とも３倍以上の周波数のクロックパルスを出力する第２
のクロック発生器とを具備したものである。
しｒ Ｉ Ｊ 、 ｒＯＪの電圧信号を出力する電圧コ
ンパレータと、この電圧コンパレータのスレッンッルド
レベルを与える基準電圧源と、上記電圧コンパレータの
出力が「１」の時だけ作動する第１のパルスカウンタと
、上記電圧コンパレータの出力がｒＯＪＯ時だけ作動す
る第２のパルスカウンタと、上記第１．第２のパルスカ
ウンタのカウント数の大小を判定するデジタルコンパレ
ータと、受信信号中のデータのクロック周波数の少なく
とも３倍以上の周波数のクロックパルスを出力する第２
のクロック発生器とを具備したものである。
作用
この技術的手段による作用は次の様になる。
電圧コンパレータの出力は、入力する受信信号レベルが
基準電圧源の電圧より大か小かを判定し、「１」もしく
は「０」を出力する。第１．第２のパルスカウンタはそ
れぞれが第２のクロック発生器の７”ｉ ／”／スをカ
ウントするが、第１のパルスカウンタは電圧コンパレー
タの出力が「１」の時だけ、第２のパルスカウンタは電
圧コンパレータの出力が「Ｏ」の時だけカウントする様
になっている。
基準電圧源の電圧より大か小かを判定し、「１」もしく
は「０」を出力する。第１．第２のパルスカウンタはそ
れぞれが第２のクロック発生器の７”ｉ ／”／スをカ
ウントするが、第１のパルスカウンタは電圧コンパレー
タの出力が「１」の時だけ、第２のパルスカウンタは電
圧コンパレータの出力が「Ｏ」の時だけカウントする様
になっている。
第２のクロック発生器のクロック周波数がデータクロッ
ク周波数の１０倍の周波数であるとするとデータ１つに
ついて第１．第２のパルスカウンタのカウント数の和は
１０となる。デジタルコンパレータは第１．第２のパル
スカウンタのカウント数を比較し、第１のパルスカウン
タのカウント数の方カ第２のパルスカウンタのカウント
数より大きい場合に「１」を出力し、そうでない場合に
「０」を出力する。これによって受信した信号がノイズ
を含んでいてもノイズの影響を受けにくいデータ識別回
路が構成できる。
ク周波数の１０倍の周波数であるとするとデータ１つに
ついて第１．第２のパルスカウンタのカウント数の和は
１０となる。デジタルコンパレータは第１．第２のパル
スカウンタのカウント数を比較し、第１のパルスカウン
タのカウント数の方カ第２のパルスカウンタのカウント
数より大きい場合に「１」を出力し、そうでない場合に
「０」を出力する。これによって受信した信号がノイズ
を含んでいてもノイズの影響を受けにくいデータ識別回
路が構成できる。
実施例
以下、本発明の一実施例を添付図面に基づいて説明する
。第１図において、第３図と同一機能を有する物につい
ては同一符号を付して説明を省略する。第１図において
７は第１のパルスカウンタであり、８は同じく第２のパ
ルスカウンタ、９は第２のクロック発生器、１ｏはデジ
タルコンパレータである。
。第１図において、第３図と同一機能を有する物につい
ては同一符号を付して説明を省略する。第１図において
７は第１のパルスカウンタであり、８は同じく第２のパ
ルスカウンタ、９は第２のクロック発生器、１ｏはデジ
タルコンパレータである。
次に、第１図の回路の動作を第２図のタイミングチャー
トを用いて説明する。
トを用いて説明する。
入力信号１は伝送路の影響、外乱ノイズの影響により、
多くのひずみを含んでおり、デジタルコンパレータ３の
働きによシ基準電圧源２の電圧と比較され、「１」、「
ｏ」の出力となるが、これでもまだノイズやジッタの影
響は取りのぞくことはできない。パルスカウンタ７は電
圧コンパレータ３の出力が「１」の時だけ第２のクロッ
ク発生器９の出力パルスをカウントし、パルスカウンタ
８は電圧コンパレータ３の出力が「０」の時だけ第２の
クロック発生器９の出力パルスをカウントする。第１．
第２のパルスカウンタ７．８の出力は並列デジタルデー
タとして出力され、第２図の（１，６の様になる。本実
施例では第２のクロック発生器９のクロック周波数は受
信データのクロック周波数の６倍となっており、従って
第１．第２のパルスカウンタ７．８のトータルカウント
数はデータ１つにつき６カウントになる。入力信号にひ
ずみがない場合、データが「１」ならば、第１のパルス
カウンタ７は６カウンと、第２のパルスカウンタ８は０
カウントのはずであり、又データが「０」ならば第１の
パルスカウンタ７は０カウンと、第２のパルスカウンタ
８は６カウントのはずである。入力信号がひずみを含む
場合は、第１゜第２のパルスカウンタ７．８のカウント
数は４：１゜３：２などとなる。第１．第２のパルスカ
ウンタ７．８の出力はデジタルコンパレータ１ｏへ入力
され、データの大小が比較され、第１のパルスカウンタ
７の出力値が大ならば出力データは「１」、第２のパル
スカウンタ８の出力値が大ならば出力データは「０」と
なる。出力データが出力されると、第１１第２のパルス
カウンタ７．８はリセットされる。
多くのひずみを含んでおり、デジタルコンパレータ３の
働きによシ基準電圧源２の電圧と比較され、「１」、「
ｏ」の出力となるが、これでもまだノイズやジッタの影
響は取りのぞくことはできない。パルスカウンタ７は電
圧コンパレータ３の出力が「１」の時だけ第２のクロッ
ク発生器９の出力パルスをカウントし、パルスカウンタ
８は電圧コンパレータ３の出力が「０」の時だけ第２の
クロック発生器９の出力パルスをカウントする。第１．
第２のパルスカウンタ７．８の出力は並列デジタルデー
タとして出力され、第２図の（１，６の様になる。本実
施例では第２のクロック発生器９のクロック周波数は受
信データのクロック周波数の６倍となっており、従って
第１．第２のパルスカウンタ７．８のトータルカウント
数はデータ１つにつき６カウントになる。入力信号にひ
ずみがない場合、データが「１」ならば、第１のパルス
カウンタ７は６カウンと、第２のパルスカウンタ８は０
カウントのはずであり、又データが「０」ならば第１の
パルスカウンタ７は０カウンと、第２のパルスカウンタ
８は６カウントのはずである。入力信号がひずみを含む
場合は、第１゜第２のパルスカウンタ７．８のカウント
数は４：１゜３：２などとなる。第１．第２のパルスカ
ウンタ７．８の出力はデジタルコンパレータ１ｏへ入力
され、データの大小が比較され、第１のパルスカウンタ
７の出力値が大ならば出力データは「１」、第２のパル
スカウンタ８の出力値が大ならば出力データは「０」と
なる。出力データが出力されると、第１１第２のパルス
カウンタ７．８はリセットされる。
以上の回路構成は第１図の回路以外にもマイクロコンピ
ュータを使って同様の機能を持たせる事も可能である。
ュータを使って同様の機能を持たせる事も可能である。
発明の効果
以上のように本発明によれば、次のような効果が得られ
る。
る。
■ 入力信号に含まれるノイズ、ジッタ、波形ひずみに
対しデータの判定ミスの確率が少ない。
対しデータの判定ミスの確率が少ない。
■ ２つのパルスカウンタの出力値の比を求める事によ
って入力信号に含まれるノイズ量を定量的に判断できる
。つまり信号伝送路の伝送品質が確認できる。
って入力信号に含まれるノイズ量を定量的に判断できる
。つまり信号伝送路の伝送品質が確認できる。
第１図は本発明の一実施例によるデータ識別回路のブロ
ック図、第２図は第１図の回路のタイミングチャーと、
第３図は従来例のブロック図である。 １・・・・・・入力信号、２・・・・・・基準電圧源、
３・・・・・・電圧コンパレータ、６・・・・・・出力
データ、７・・・・・・第１のパルスカウンタ、８・・
・・・・第２のパルスカウンタ、９・・・・・・第２の
クロック発生器、１０・・川・デジタルコンパレータ、
１１・・・・・・リセッ）（２１号。 代理人の氏名 弁理士 中 尾 敏 男 はが１名／−
−−ヘカイ言号 ２−−一基阜宅圧源 ３−−一電ト玉コンパドータ ７−−−葉ｌのパルスカウンタ ／θ−−−デシ゛７１レコンバレーク ／／−−−リセｌト信号 第１図 第２図
ック図、第２図は第１図の回路のタイミングチャーと、
第３図は従来例のブロック図である。 １・・・・・・入力信号、２・・・・・・基準電圧源、
３・・・・・・電圧コンパレータ、６・・・・・・出力
データ、７・・・・・・第１のパルスカウンタ、８・・
・・・・第２のパルスカウンタ、９・・・・・・第２の
クロック発生器、１０・・川・デジタルコンパレータ、
１１・・・・・・リセッ）（２１号。 代理人の氏名 弁理士 中 尾 敏 男 はが１名／−
−−ヘカイ言号 ２−−一基阜宅圧源 ３−−一電ト玉コンパドータ ７−−−葉ｌのパルスカウンタ ／θ−−−デシ゛７１レコンバレーク ／／−−−リセｌト信号 第１図 第２図
Claims (1)
- データ伝送路を通して受信した受信信号を入力し「１」
、「０」の電圧信号を出力する電圧コンパレータと、こ
の電圧コンパレータのスレッショルドレベルを与える基
準電圧源と、上記電圧コンパレータの出力が「１」の時
だけ作動する第１のパルスカウンタと、上記電圧コンパ
レータの出力が「０」の時だけ作動する第２のパルスカ
ウンタと、上記第１、第２のパルスカウンタの出力デー
タの大小を判定するデジタルコンパレータと、受信信号
のデータのクロック周波数の少なくとも３倍以上の周波
数のクロックパルスを出力する第２のクロック発生器と
で構成したデータ識別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63125217A JPH01293711A (ja) | 1988-05-23 | 1988-05-23 | データ識別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63125217A JPH01293711A (ja) | 1988-05-23 | 1988-05-23 | データ識別回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01293711A true JPH01293711A (ja) | 1989-11-27 |
Family
ID=14904762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63125217A Pending JPH01293711A (ja) | 1988-05-23 | 1988-05-23 | データ識別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01293711A (ja) |
-
1988
- 1988-05-23 JP JP63125217A patent/JPH01293711A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1152181B (en) | Decoding apparatus and method for d.c. free data transmission system | |
| JPS59112747A (ja) | ２進デ−タ受信機 | |
| USRE31311E (en) | DC Free encoding for data transmission system | |
| JPH01293711A (ja) | データ識別回路 | |
| US3979685A (en) | Frequency shift key demodulator | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| JPH0775355B2 (ja) | 直流ドリフト補償回路 | |
| JPH0644756B2 (ja) | 同期クロツク発生回路 | |
| JPH03259639A (ja) | フレーム同期方式 | |
| JPH0311977Y2 (ja) | ||
| JPH0638516Y2 (ja) | ダイヤル信号波形整形回路 | |
| JPH04329721A (ja) | データ受信方法 | |
| JPH0510435Y2 (ja) | ||
| JPS6221426B2 (ja) | ||
| JPS6124853B2 (ja) | ||
| JPS5912844Y2 (ja) | Ｆｓ信号復調装置 | |
| JPS6253551A (ja) | 周波数変調されたデイジタルデ−タの復調回路 | |
| JPS60144046A (ja) | フレ−ム同期回路 | |
| JPH02145024A (ja) | データ検出回路 | |
| JPS61174848A (ja) | 擬似同期防止回路 | |
| JPS6012839A (ja) | 信号復調装置 | |
| JPS58107649U (ja) | 時分割多重伝送システムの中継器 | |
| JPH04127638A (ja) | Ｆｓｋ復調回路 | |
| JPS60214661A (ja) | 入力無信号検出回路 | |
| JPS6133055A (ja) | 通信速度変換回路 |